myfifo.pin

VERILOG HDL 实际工控项目源码

rd_clk                       : 49        : input  : LVTTL/LVCMOS      :         :           : Y              
GND_IO                       : 50        : gnd    :                   :         :           :                
page[3]                      : 51        : input  : LVTTL/LVCMOS      :         :           : Y              
VCC_INT                      : 52        : power  :                   : 5.0V    :           :                
VCC_INT                      : 53        : power  :                   : 5.0V    :           :                
GND+                         : 54        :        :                   :         :           :                
g_clk                        : 55        : input  : LVTTL/LVCMOS      :         :           : Y              
GND+                         : 56        :        :                   :         :           :                
GND_INT                      : 57        : gnd    :                   :         :           :                
GND_INT                      : 58        : gnd    :                   :         :           :                
page[2]                      : 59        : input  : LVTTL/LVCMOS      :         :           : Y              
page[1]                      : 60        : input  : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 61        : power  :                   : 3.3V    :           :                
page[0]                      : 62        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_add[15]                   : 63        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_add[14]                   : 64        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_add[13]                   : 65        : input  : LVTTL/LVCMOS      :         :           : Y              
GND_IO                       : 66        : gnd    :                   :         :           :                
rd_add[12]                   : 67        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[7]                   : 68        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[6]                   : 69        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[5]                   : 70        : input  : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 71        : power  :                   : 3.3V    :           :                
rd_addr[4]                   : 72        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[3]                   : 73        : input  : LVTTL/LVCMOS      :         :           : Y              
nCONFIG                      : 74        : input  :                   :         :           :                
VCC_INT                      : 75        : power  :                   : 5.0V    :           :                
MSEL1                        : 76        : input  :                   :         :           :                
MSEL0                        : 77        : input  :                   :         :           :                
rd_addr[2]                   : 78        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[1]                   : 79        : input  : LVTTL/LVCMOS      :         :           : Y              
rd_addr[0]                   : 80        : input  : LVTTL/LVCMOS      :         :           : Y              
d[0]                         : 81        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[1]                         : 82        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[2]                         : 83        : bidir  : LVTTL/LVCMOS      :         :           : Y              
GND_INT                      : 84        : gnd    :                   :         :           :                
GND_IO                       : 85        : gnd    :                   :         :           :                
d[3]                         : 86        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[4]                         : 87        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[5]                         : 88        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[6]                         : 89        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[7]                         : 90        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[8]                         : 91        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[9]                         : 92        : bidir  : LVTTL/LVCMOS      :         :           : Y              
VCC_INT                      : 93        : power  :                   : 5.0V    :           :                
VCC_IO                       : 94        : power  :                   : 3.3V    :           :                
d[10]                        : 95        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[11]                        : 96        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[12]                        : 97        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[13]                        : 98        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[14]                        : 99        : bidir  : LVTTL/LVCMOS      :         :           : Y              
d[15]                        : 100       : bidir  : LVTTL/LVCMOS      :         :           : Y              
ad_sel                       : 101       : output : LVTTL/LVCMOS      :         :           : Y              
ad_sl[3]                     : 102       : output : LVTTL/LVCMOS      :         :           : Y              
GND_INT                      : 103       : gnd    :                   :         :           :                
GND_IO                       : 104       : gnd    :                   :         :           :                
TDI                          : 105       : input  :                   :         :           :                
nCE                          : 106       : input  :                   :         :           :                
DCLK                         : 107       : bidir  :                   :         :           :                
DATA0                        : 108       : input  :                   :         :           :                
ad_sl[2]                     : 109       : output : LVTTL/LVCMOS      :         :           : Y              
ad_sl[1]                     : 110       : output : LVTTL/LVCMOS      :         :           : Y              
ad_sl[0]                     : 111       : output : LVTTL/LVCMOS      :         :           : Y              
ad_wr                        : 112       : output : LVTTL/LVCMOS      :         :           : Y              
ad_rd                        : 113       : output : LVTTL/LVCMOS      :         :           : Y              
ad_cs                        : 114       : output : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 115       : power  :                   : 3.3V    :           :                
ad_conv                      : 116       : output : LVTTL/LVCMOS      :         :           : Y              
ad_db[0]                     : 117       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[1]                     : 118       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[2]                     : 119       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[3]                     : 120       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[4]                     : 121       : input  : LVTTL/LVCMOS      :         :           : Y              
RESERVED_INPUT               : 122       :        :                   :         :           :                
VCC_INT                      : 123       : power  :                   : 5.0V    :           :                
ad_busy                      : 124       : input  : LVTTL/LVCMOS      :         :           : Y              
GND+                         : 125       :        :                   :         :           :                
ad_eoc                       : 126       : input  : LVTTL/LVCMOS      :         :           : Y              
GND_INT                      : 127       : gnd    :                   :         :           :                
RESERVED_INPUT               : 128       :        :                   :         :           :                
GND_IO                       : 129       : gnd    :                   :         :           :                
ad_db[5]                     : 130       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[6]                     : 131       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[7]                     : 132       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[8]                     : 133       : input  : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 134       : power  :                   : 3.3V    :           :                
ad_db[9]                     : 135       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[10]                    : 136       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[11]                    : 137       : input  : LVTTL/LVCMOS      :         :           : Y              
ad_db[12]                    : 138       : input  : LVTTL/LVCMOS      :         :           : Y              
GND_IO                       : 139       : gnd    :                   :         :           :                
ad_db[13]                    : 140       : input  : LVTTL/LVCMOS      :         :           : Y              
RESERVED_INPUT               : 141       :        :                   :         :           :                
dir_4052                     : 142       : output : LVTTL/LVCMOS      :         :           : Y              
RESERVED_INPUT               : 143       :        :                   :         :           :                
RESERVED_INPUT               : 144       :        :                   :         :           :