myfifo.pin

VERILOG HDL 实际工控项目源码

 -- Copyright (C) 1991-2004 Altera Corporation
 -- Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
 -- support information,  device programming or simulation file,  and any other
 -- associated  documentation or information  provided by  Altera  or a partner
 -- under  Altera's   Megafunction   Partnership   Program  may  be  used  only
 -- to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
 -- other  use  of such  megafunction  design,  netlist,  support  information,
 -- device programming or simulation file,  or any other  related documentation
 -- or information  is prohibited  for  any  other purpose,  including, but not
 -- limited to  modification,  reverse engineering,  de-compiling, or use  with
 -- any other  silicon devices,  unless such use is  explicitly  licensed under
 -- a separate agreement with  Altera  or a megafunction partner.  Title to the
 -- intellectual property,  including patents,  copyrights,  trademarks,  trade
 -- secrets,  or maskworks,  embodied in any such megafunction design, netlist,
 -- support  information,  device programming or simulation file,  or any other
 -- related documentation or information provided by  Altera  or a megafunction
 -- partner, remains with Altera, the megafunction partner, or their respective
 -- licensors. No other licenses, including any licenses needed under any third
 -- party's intellectual property, are provided herein.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ------------------------------------------------------------------------------



 ------------------------------------------------------------------------------
 -- NC         : No Connect. This pin has no internal connection to the device.
 -- VCC_INT    : Dedicated power pin, which MUST be connected to VCC  (5.0V).
 -- VCC_IO     : Dedicated power pin, which MUST be connected to VCC  (Refer to
 --              the table below for voltage).
 -- GND        : Dedicated ground pin, which MUST be connected to GND.
 -- GND+       : Unused input. This pin should be connected to GND. It may also
 --              be connected  to a  valid signal  on the board  (low, high, or
 --              toggling)  if that signal is required for a different revision
 --              of the design.
 -- GND*       : Unused  I/O  pin.   This pin can either be left unconnected or
 --              connected to GND.  Connecting this pin to GND will improve the
 --              device's immunity to noise.
 -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
 ------------------------------------------------------------------------------


Quartus II Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version
CHIP  "myfifo"  ASSIGNED TO AN: EPF10K20TC144-4

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
TCK                          : 1         : input  :                   :         :           :                
CONF_DONE                    : 2         : bidir  :                   :         :           :                
nCEO                         : 3         : output :                   :         :           :                
TDO                          : 4         : output :                   :         :           :                
VCC_IO                       : 5         : power  :                   : 3.3V    :           :                
VCC_INT                      : 6         : power  :                   : 5.0V    :           :                
RESERVED_INPUT               : 7         :        :                   :         :           :                
mcu_a[14]                    : 8         : input  : LVTTL/LVCMOS      :         :           : Y              
mcu_a[12]                    : 9         : input  : LVTTL/LVCMOS      :         :           : Y              
mcu_a[15]                    : 10        : input  : LVTTL/LVCMOS      :         :           : Y              
~RDYnBSY~                    : 11        : output : LVTTL/LVCMOS      :         :           : N              
mcu_a[13]                    : 12        : input  : LVTTL/LVCMOS      :         :           : Y              
mcu_rd                       : 13        : input  : LVTTL/LVCMOS      :         :           : Y              
RESERVED_INPUT               : 14        :        :                   :         :           :                
GND_IO                       : 15        : gnd    :                   :         :           :                
GND_INT                      : 16        : gnd    :                   :         :           :                
mcu_wr                       : 17        : input  : LVTTL/LVCMOS      :         :           : Y              
can_cs                       : 18        : output : LVTTL/LVCMOS      :         :           : Y              
addr_cs                      : 19        : output : LVTTL/LVCMOS      :         :           : Y              
mcu_dram_ce                  : 20        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_dram_ce                  : 21        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_dram_rw                  : 22        : output : LVTTL/LVCMOS      :         :           : Y              
dram_busy                    : 23        : input  : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 24        : power  :                   : 3.3V    :           :                
VCC_INT                      : 25        : power  :                   : 5.0V    :           :                
dsp_dram_oe                  : 26        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_run                      : 27        : output : LVTTL/LVCMOS      :         :           : Y              
dog_en                       : 28        : input  : LVTTL/LVCMOS      :         :           : Y              
bus1_ce                      : 29        : output : LVTTL/LVCMOS      :         :           : Y              
bus1_dir                     : 30        : output : LVTTL/LVCMOS      :         :           : Y              
bus2_ce                      : 31        : output : LVTTL/LVCMOS      :         :           : Y              
bus2_dir                     : 32        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_rdy                      : 33        : output : LVTTL/LVCMOS      :         :           : Y              
TMS                          : 34        : input  :                   :         :           :                
nSTATUS                      : 35        : bidir  :                   :         :           :                
dsp_sram_we                  : 36        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_sram_ce                  : 37        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_sram_oe                  : 38        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_tck1                     : 39        : output : LVTTL/LVCMOS      :         :           : Y              
GND_IO                       : 40        : gnd    :                   :         :           :                
dsp_tck0                     : 41        : output : LVTTL/LVCMOS      :         :           : Y              
full_int                     : 42        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_rst                      : 43        : output : LVTTL/LVCMOS      :         :           : Y              
dsp_flash_oe                 : 44        : output : LVTTL/LVCMOS      :         :           : Y              
VCC_IO                       : 45        : power  :                   : 3.3V    :           :                
dsp_flash_ce                 : 46        : output : LVTTL/LVCMOS      :         :           : Y              
strb                         : 47        : input  : LVTTL/LVCMOS      :         :           : Y              
dsp_flash_we                 : 48        : output : LVTTL/LVCMOS      :         :           : Y