myfifo.hier_info

VERILOG HDL 实际工控项目源码

page[2] => rdy_en~1.IN0
page[3] => ~NO_FANOUT~
rd_add[12] => rd_en.IN0
rd_add[12] => rdy_en.IN0
rd_add[13] => rd_en~4.IN0
rd_add[13] => rdy_en~4.IN0
rd_add[14] => rd_en~3.IN0
rd_add[14] => rdy_en~3.IN0
rd_add[15] => rd_en~2.IN0
rd_add[15] => rdy_en~2.IN0
ad_db[0] => coll_mem[7][0].DATAIN
ad_db[0] => coll_mem[6][0].DATAIN
ad_db[0] => coll_mem[5][0].DATAIN
ad_db[0] => coll_mem[4][0].DATAIN
ad_db[0] => coll_mem[3][0].DATAIN
ad_db[0] => coll_mem[2][0].DATAIN
ad_db[0] => coll_mem[1][0].DATAIN
ad_db[0] => coll_mem[0][0].DATAIN
ad_db[1] => coll_mem[7][1].DATAIN
ad_db[1] => coll_mem[6][1].DATAIN
ad_db[1] => coll_mem[5][1].DATAIN
ad_db[1] => coll_mem[4][1].DATAIN
ad_db[1] => coll_mem[3][1].DATAIN
ad_db[1] => coll_mem[2][1].DATAIN
ad_db[1] => coll_mem[1][1].DATAIN
ad_db[1] => coll_mem[0][1].DATAIN
ad_db[2] => coll_mem[7][2].DATAIN
ad_db[2] => coll_mem[6][2].DATAIN
ad_db[2] => coll_mem[5][2].DATAIN
ad_db[2] => coll_mem[4][2].DATAIN
ad_db[2] => coll_mem[3][2].DATAIN
ad_db[2] => coll_mem[2][2].DATAIN
ad_db[2] => coll_mem[1][2].DATAIN
ad_db[2] => coll_mem[0][2].DATAIN
ad_db[3] => coll_mem[7][3].DATAIN
ad_db[3] => coll_mem[6][3].DATAIN
ad_db[3] => coll_mem[5][3].DATAIN
ad_db[3] => coll_mem[4][3].DATAIN
ad_db[3] => coll_mem[3][3].DATAIN
ad_db[3] => coll_mem[2][3].DATAIN
ad_db[3] => coll_mem[1][3].DATAIN
ad_db[3] => coll_mem[0][3].DATAIN
ad_db[4] => coll_mem[7][4].DATAIN
ad_db[4] => coll_mem[6][4].DATAIN
ad_db[4] => coll_mem[5][4].DATAIN
ad_db[4] => coll_mem[4][4].DATAIN
ad_db[4] => coll_mem[3][4].DATAIN
ad_db[4] => coll_mem[2][4].DATAIN
ad_db[4] => coll_mem[1][4].DATAIN
ad_db[4] => coll_mem[0][4].DATAIN
ad_db[5] => coll_mem[7][5].DATAIN
ad_db[5] => coll_mem[6][5].DATAIN
ad_db[5] => coll_mem[5][5].DATAIN
ad_db[5] => coll_mem[4][5].DATAIN
ad_db[5] => coll_mem[3][5].DATAIN
ad_db[5] => coll_mem[2][5].DATAIN
ad_db[5] => coll_mem[1][5].DATAIN
ad_db[5] => coll_mem[0][5].DATAIN
ad_db[6] => coll_mem[7][6].DATAIN
ad_db[6] => coll_mem[6][6].DATAIN
ad_db[6] => coll_mem[5][6].DATAIN
ad_db[6] => coll_mem[4][6].DATAIN
ad_db[6] => coll_mem[3][6].DATAIN
ad_db[6] => coll_mem[2][6].DATAIN
ad_db[6] => coll_mem[1][6].DATAIN
ad_db[6] => coll_mem[0][6].DATAIN
ad_db[7] => coll_mem[7][7].DATAIN
ad_db[7] => coll_mem[6][7].DATAIN
ad_db[7] => coll_mem[5][7].DATAIN
ad_db[7] => coll_mem[4][7].DATAIN
ad_db[7] => coll_mem[3][7].DATAIN
ad_db[7] => coll_mem[2][7].DATAIN
ad_db[7] => coll_mem[1][7].DATAIN
ad_db[7] => coll_mem[0][7].DATAIN
ad_db[8] => coll_mem[7][8].DATAIN
ad_db[8] => coll_mem[6][8].DATAIN
ad_db[8] => coll_mem[5][8].DATAIN
ad_db[8] => coll_mem[4][8].DATAIN
ad_db[8] => coll_mem[3][8].DATAIN
ad_db[8] => coll_mem[2][8].DATAIN
ad_db[8] => coll_mem[1][8].DATAIN
ad_db[8] => coll_mem[0][8].DATAIN
ad_db[9] => coll_mem[7][9].DATAIN
ad_db[9] => coll_mem[6][9].DATAIN
ad_db[9] => coll_mem[5][9].DATAIN
ad_db[9] => coll_mem[4][9].DATAIN
ad_db[9] => coll_mem[3][9].DATAIN
ad_db[9] => coll_mem[2][9].DATAIN
ad_db[9] => coll_mem[1][9].DATAIN
ad_db[9] => coll_mem[0][9].DATAIN
ad_db[10] => coll_mem[7][10].DATAIN
ad_db[10] => coll_mem[6][10].DATAIN
ad_db[10] => coll_mem[5][10].DATAIN
ad_db[10] => coll_mem[4][10].DATAIN
ad_db[10] => coll_mem[3][10].DATAIN
ad_db[10] => coll_mem[2][10].DATAIN
ad_db[10] => coll_mem[1][10].DATAIN
ad_db[10] => coll_mem[0][10].DATAIN
ad_db[11] => coll_mem[7][11].DATAIN
ad_db[11] => coll_mem[6][11].DATAIN
ad_db[11] => coll_mem[5][11].DATAIN
ad_db[11] => coll_mem[4][11].DATAIN
ad_db[11] => coll_mem[3][11].DATAIN
ad_db[11] => coll_mem[2][11].DATAIN
ad_db[11] => coll_mem[1][11].DATAIN
ad_db[11] => coll_mem[0][11].DATAIN
ad_db[12] => coll_mem[7][12].DATAIN
ad_db[12] => coll_mem[6][12].DATAIN
ad_db[12] => coll_mem[5][12].DATAIN
ad_db[12] => coll_mem[4][12].DATAIN
ad_db[12] => coll_mem[3][12].DATAIN
ad_db[12] => coll_mem[2][12].DATAIN
ad_db[12] => coll_mem[1][12].DATAIN
ad_db[12] => coll_mem[0][12].DATAIN
ad_db[13] => coll_mem[7][13].DATAIN
ad_db[13] => coll_mem[6][13].DATAIN
ad_db[13] => coll_mem[5][13].DATAIN
ad_db[13] => coll_mem[4][13].DATAIN
ad_db[13] => coll_mem[3][13].DATAIN
ad_db[13] => coll_mem[2][13].DATAIN
ad_db[13] => coll_mem[1][13].DATAIN
ad_db[13] => coll_mem[0][13].DATAIN
strb => rd_en~0.IN0
strb => rdy_en~0.IN0
g_clk => coll_mem[8][12].CLK
g_clk => coll_mem[8][11].CLK
g_clk => coll_mem[8][10].CLK
g_clk => coll_mem[8][9].CLK
g_clk => coll_mem[8][8].CLK
g_clk => coll_mem[8][7].CLK
g_clk => coll_mem[8][6].CLK
g_clk => coll_mem[8][5].CLK
g_clk => coll_mem[8][4].CLK
g_clk => coll_mem[8][3].CLK
g_clk => coll_mem[8][2].CLK
g_clk => coll_mem[8][1].CLK
g_clk => coll_mem[8][0].CLK
g_clk => coll_mem[7][13].CLK
g_clk => coll_mem[7][12].CLK
g_clk => coll_mem[7][11].CLK
g_clk => coll_mem[7][10].CLK
g_clk => coll_mem[7][9].CLK
g_clk => coll_mem[7][8].CLK
g_clk => coll_mem[7][7].CLK
g_clk => coll_mem[7][6].CLK
g_clk => coll_mem[7][5].CLK
g_clk => coll_mem[7][4].CLK
g_clk => coll_mem[7][3].CLK
g_clk => coll_mem[7][2].CLK
g_clk => coll_mem[7][1].CLK
g_clk => coll_mem[7][0].CLK
g_clk => coll_mem[6][13].CLK
g_clk => coll_mem[6][12].CLK
g_clk => coll_mem[6][11].CLK
g_clk => coll_mem[6][10].CLK
g_clk => coll_mem[6][9].CLK
g_clk => coll_mem[6][8].CLK
g_clk => coll_mem[6][7].CLK
g_clk => coll_mem[6][6].CLK
g_clk => coll_mem[6][5].CLK
g_clk => coll_mem[6][4].CLK
g_clk => coll_mem[6][3].CLK
g_clk => coll_mem[6][2].CLK
g_clk => coll_mem[6][1].CLK
g_clk => coll_mem[6][0].CLK
g_clk => coll_mem[5][13].CLK
g_clk => coll_mem[5][12].CLK
g_clk => coll_mem[5][11].CLK
g_clk => coll_mem[5][10].CLK
g_clk => coll_mem[5][9].CLK
g_clk => coll_mem[5][8].CLK
g_clk => coll_mem[5][7].CLK
g_clk => coll_mem[5][6].CLK
g_clk => coll_mem[5][5].CLK
g_clk => coll_mem[5][4].CLK
g_clk => coll_mem[5][3].CLK
g_clk => coll_mem[5][2].CLK
g_clk => coll_mem[5][1].CLK
g_clk => coll_mem[5][0].CLK
g_clk => coll_mem[4][13].CLK
g_clk => coll_mem[4][12].CLK
g_clk => coll_mem[4][11].CLK
g_clk => coll_mem[4][10].CLK
g_clk => coll_mem[4][9].CLK
g_clk => coll_mem[4][8].CLK
g_clk => coll_mem[4][7].CLK
g_clk => coll_mem[4][6].CLK
g_clk => coll_mem[4][5].CLK
g_clk => coll_mem[4][4].CLK
g_clk => coll_mem[4][3].CLK
g_clk => coll_mem[4][2].CLK
g_clk => coll_mem[4][1].CLK
g_clk => coll_mem[4][0].CLK
g_clk => coll_mem[3][13].CLK
g_clk => coll_mem[3][12].CLK
g_clk => coll_mem[3][11].CLK
g_clk => coll_mem[3][10].CLK
g_clk => coll_mem[3][9].CLK
g_clk => coll_mem[3][8].CLK
g_clk => coll_mem[3][7].CLK
g_clk => coll_mem[3][6].CLK
g_clk => coll_mem[3][5].CLK
g_clk => coll_mem[3][4].CLK
g_clk => coll_mem[3][3].CLK
g_clk => coll_mem[3][2].CLK
g_clk => coll_mem[3][1].CLK
g_clk => coll_mem[3][0].CLK
g_clk => coll_mem[2][13].CLK
g_clk => coll_mem[2][12].CLK
g_clk => coll_mem[2][11].CLK
g_clk => coll_mem[2][10].CLK
g_clk => coll_mem[2][9].CLK
g_clk => coll_mem[2][8].CLK
g_clk => coll_mem[2][7].CLK
g_clk => coll_mem[2][6].CLK
g_clk => coll_mem[2][5].CLK
g_clk => coll_mem[2][4].CLK
g_clk => coll_mem[2][3].CLK
g_clk => coll_mem[2][2].CLK
g_clk => coll_mem[2][1].CLK
g_clk => coll_mem[2][0].CLK
g_clk => coll_mem[1][13].CLK
g_clk => coll_mem[1][12].CLK
g_clk => coll_mem[1][11].CLK
g_clk => coll_mem[1][10].CLK
g_clk => coll_mem[1][9].CLK
g_clk => coll_mem[1][8].CLK
g_clk => coll_mem[1][7].CLK
g_clk => coll_mem[1][6].CLK
g_clk => coll_mem[1][5].CLK
g_clk => coll_mem[1][4].CLK
g_clk => coll_mem[1][3].CLK
g_clk => coll_mem[1][2].CLK
g_clk => coll_mem[1][1].CLK
g_clk => coll_mem[1][0].CLK
g_clk => coll_mem[0][13].CLK
g_clk => coll_mem[0][12].CLK
g_clk => coll_mem[0][11].CLK
g_clk => coll_mem[0][10].CLK
g_clk => coll_mem[0][9].CLK
g_clk => coll_mem[0][8].CLK
g_clk => coll_mem[0][7].CLK
g_clk => coll_mem[0][6].CLK
g_clk => coll_mem[0][5].CLK
g_clk => coll_mem[0][4].CLK
g_clk => coll_mem[0][3].CLK
g_clk => coll_mem[0][2].CLK
g_clk => coll_mem[0][1].CLK
g_clk => coll_mem[0][0].CLK
g_clk => dsp_rdy_en.CLK
g_clk => coll_mem[8][13].CLK
rd_addr[0] => Mux~0.IN10
rd_addr[0] => Mux~1.IN10
rd_addr[0] => Mux~2.IN10
rd_addr[0] => Mux~3.IN10
rd_addr[0] => Mux~4.IN10
rd_addr[0] => Mux~5.IN10
rd_addr[0] => Mux~6.IN10
rd_addr[0] => Mux~7.IN10
rd_addr[0] => Mux~8.IN10
rd_addr[0] => Mux~9.IN10
rd_addr[0] => Mux~10.IN10
rd_addr[0] => Mux~11.IN10
rd_addr[0] => Mux~12.IN10
rd_addr[0] => Mux~13.IN10
rd_addr[1] => Mux~0.IN9
rd_addr[1] => Mux~1.IN9
rd_addr[1] => Mux~2.IN9
rd_addr[1] => Mux~3.IN9
rd_addr[1] => Mux~4.IN9
rd_addr[1] => Mux~5.IN9
rd_addr[1] => Mux~6.IN9
rd_addr[1] => Mux~7.IN9
rd_addr[1] => Mux~8.IN9
rd_addr[1] => Mux~9.IN9
rd_addr[1] => Mux~10.IN9
rd_addr[1] => Mux~11.IN9
rd_addr[1] => Mux~12.IN9
rd_addr[1] => Mux~13.IN9
rd_addr[2] => Mux~0.IN8
rd_addr[2] => Mux~1.IN8
rd_addr[2] => Mux~2.IN8
rd_addr[2] => Mux~3.IN8
rd_addr[2] => Mux~4.IN8
rd_addr[2] => Mux~5.IN8
rd_addr[2] => Mux~6.IN8
rd_addr[2] => Mux~7.IN8
rd_addr[2] => Mux~8.IN8
rd_addr[2] => Mux~9.IN8
rd_addr[2] => Mux~10.IN8
rd_addr[2] => Mux~11.IN8
rd_addr[2] => Mux~12.IN8
rd_addr[2] => Mux~13.IN8
rd_addr[3] => Mux~0.IN7
rd_addr[3] => Mux~1.IN7
rd_addr[3] => Mux~2.IN7
rd_addr[3] => Mux~3.IN7
rd_addr[3] => Mux~4.IN7
rd_addr[3] => Mux~5.IN7
rd_addr[3] => Mux~6.IN7
rd_addr[3] => Mux~7.IN7
rd_addr[3] => Mux~8.IN7
rd_addr[3] => Mux~9.IN7
rd_addr[3] => Mux~10.IN7
rd_addr[3] => Mux~11.IN7
rd_addr[3] => Mux~12.IN7
rd_addr[3] => Mux~13.IN7
rd_addr[4] => ~NO_FANOUT~
rd_addr[5] => ~NO_FANOUT~
rd_addr[6] => ~NO_FANOUT~
rd_addr[7] => ~NO_FANOUT~
dram_busy => dsp_rdy~0.IN1
rst => dsp_rdy_en.ACLR
dsp_rdy <= dsp_rdy~0.DB_MAX_OUTPUT_PORT_TYPE
d[0] <= d~31
d[1] <= d~30
d[2] <= d~29
d[3] <= d~28
d[4] <= d~27
d[5] <= d~26
d[6] <= d~25
d[7] <= d~24
d[8] <= d~23
d[9] <= d~22
d[10] <= d~21
d[11] <= d~20
d[12] <= d~19
d[13] <= d~18
d[14] <= d~17
d[15] <= d~16