⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 songer.fit.rpt

📁 基于FPGA的乐曲硬件演奏电路设计的实现
💻 RPT
📖 第 1 页 / 共 5 页
字号:
;                      |cntr_v98:auto_generated|                         ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |Songer|NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|lpm_counter:ram_rom_addr_reg_rtl_0|cntr_v98:auto_generated ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; |Songer|NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr         ;
;    |Speakera:u3|                                                       ; 21 (6)      ; 17           ; 0           ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 16 (1)           ; 15 (0)          ; |Songer|Speakera:u3                                                                                                                                                             ;
;       |lpm_counter:\DivideCLK:Count4[0]_rtl_2|                         ; 4 (0)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |Songer|Speakera:u3|lpm_counter:\DivideCLK:Count4[0]_rtl_2                                                                                                                      ;
;          |cntr_ea7:auto_generated|                                     ; 4 (4)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |Songer|Speakera:u3|lpm_counter:\DivideCLK:Count4[0]_rtl_2|cntr_ea7:auto_generated                                                                                              ;
;       |lpm_counter:\GenSpkS:Count11[0]_rtl_1|                          ; 11 (0)      ; 11           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |Songer|Speakera:u3|lpm_counter:\GenSpkS:Count11[0]_rtl_1                                                                                                                       ;
;          |cntr_7t7:auto_generated|                                     ; 11 (11)     ; 11           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |Songer|Speakera:u3|lpm_counter:\GenSpkS:Count11[0]_rtl_1|cntr_7t7:auto_generated                                                                                               ;
;    |ToneTaba:u2|                                                       ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |Songer|ToneTaba:u2                                                                                                                                                             ;
;    |sld_hub:sld_hub_inst|                                              ; 96 (24)     ; 69           ; 0           ; 0    ; 0            ; 27 (18)      ; 14 (0)            ; 55 (6)           ; 5 (0)           ; |Songer|sld_hub:sld_hub_inst                                                                                                                                                    ;
;       |lpm_decode:instruction_decoder|                                 ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                     ;
;          |decode_9ie:auto_generated|                                   ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated                                                                                           ;
;       |lpm_shiftreg:jtag_ir_register|                                  ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                      ;
;       |sld_dffex:BROADCAST|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                ;
;       |sld_dffex:IRF_ENA_0|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                ;
;       |sld_dffex:IRF_ENA|                                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                  ;
;       |sld_dffex:IRSR|                                                 ; 6 (6)       ; 6            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                     ;
;       |sld_dffex:RESET|                                                ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                    ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                           ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                  ;
;       |sld_jtag_state_machine:jtag_state_machine|                      ; 21 (21)     ; 19           ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; |Songer|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                          ;
;       |sld_rom_sr:HUB_INFO_REG|                                        ; 16 (16)     ; 9            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; 5 (5)           ; |Songer|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                            ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; CLK8HZ   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CLK12MHZ ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CODE1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CODE1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; CODE1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; CODE1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HIGH1    ; Output   ; --            ; --            ; --                    ; --  ;
; SPKOUT   ; Output   ; --            ; --            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLK8HZ              ;                   ;         ;
; CLK12MHZ            ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                              ; Location      ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------+--------+----------------------+------------------+
; CLK12MHZ                                                                                                                                                                          ; PIN_92        ; 4       ; Clock               ; yes    ; Global clock         ; GCLK7            ;
; CLK8HZ                                                                                                                                                                            ; PIN_17        ; 9       ; Clock               ; yes    ; Global clock         ; GCLK1            ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|name_gen~2                                                           ; LC_X9_Y6_N5   ; 4       ; Clock enable        ; no     ; --                   ; --               ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~3                                                           ; LC_X10_Y6_N3  ; 4       ; Sync. load          ; no     ; --                   ; --               ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|process5~13                                                          ; LC_X9_Y6_N9   ; 4       ; Clock enable        ; no     ; --                   ; --               ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr                                                    ; LC_X10_Y6_N5  ; 8       ; Sync. load          ; no     ; --                   ; --               ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~1                                                  ; LC_X11_Y6_N4  ; 1       ; Write enable        ; no     ; --                   ; --               ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal      ; LC_X12_Y6_N0  ; 18      ; Async. clear        ; yes    ; Global clock         ; GCLK6            ;
; NoteTabs:u1|music:u1|altsyncram:altsyncram_component|altsyncram_des:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~9 ; LC_X10_Y7_N6  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
; NoteTabs:u1|reduce_nor~0                                                                                                                                                          ; LC_X12_Y4_N8  ; 8       ; Async. clear        ; no     ; --                   ; --               ;
; Speakera:u3|FullSpkS                                                                                                                                                              ; LC_X5_Y9_N8   ; 1       ; Clock               ; no     ; --                   ; --               ;
; Speakera:u3|PreCLK~15                                                                                                                                                             ; LC_X6_Y10_N5  ; 16      ; Async. clear, Clock ; yes    ; Global clock         ; GCLK2            ;
; Speakera:u3|reduce_nor~71                                                                                                                                                         ; LC_X5_Y9_N8   ; 11      ; Sync. load          ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                      ; JTAG_X1_Y6_N1 ; 101     ; Clock               ; yes    ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|BROADCAST_ENA~27                                                                                                                                             ; LC_X9_Y6_N2   ; 1       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                                                               ; LC_X11_Y5_N9  ; 25      ; Async. clear        ; yes    ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                             ; LC_X11_Y7_N6  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~77                                                                                                                                             ; LC_X12_Y6_N2  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                            ; LC_X12_Y6_N4  ; 2       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                     ; LC_X10_Y7_N1  ; 6       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|NODE_ENA~1                                                                                                                                                   ; LC_X9_Y6_N6   ; 6       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~6                                                                                                                                                       ; LC_X9_Y6_N4   ; 1       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~67                                                                                                                                                      ; LC_X10_Y7_N4  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~8                                                                                                                                                       ; LC_X10_Y7_N9  ; 4       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                         ; LC_X8_Y7_N9   ; 14      ; Async. clear        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process12~0                                                                                                                                                  ; LC_X12_Y6_N8  ; 1       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process2~0                                                                                                                                                   ; LC_X12_Y6_N3  ; 1       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                ; LC_X11_Y7_N8  ; 14      ; Async. clear        ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                                ; LC_X10_Y6_N0  ; 6       ; Async. clear        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                           ; LC_X10_Y8_N2  ; 15      ; Async. clear        ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                          ; LC_X11_Y5_N5  ; 12      ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                          ; LC_X11_Y5_N1  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                           ; LC_X10_Y7_N2  ; 34      ; Sync. load          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                           ; LC_X10_Y8_N7  ; 8       ; Async. clear        ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[4]~9                                                                                                                    ; LC_X10_Y7_N0  ; 5       ; Clock enable        ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                                                         ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -