⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 test.fit.rpt

📁 用fpga实现isp接口的源码
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 97       ; 79         ; 3        ; LEDDATA[3]                                ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 80         ; 3        ; LEDDATA[2]                                ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 81         ; 3        ; LEDDATA[1]                                ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 82         ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; ECS[1]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 84         ; 3        ; TEST8                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 85         ; 3        ; ECS[2]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 86         ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 87         ; 3        ; WR                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 88         ; 3        ; RD                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 89         ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 90         ; 2        ; ADDR[11]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 91         ; 2        ; ADDR[10]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 92         ; 2        ; ADDR[9]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 93         ; 2        ; ADDR[8]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 94         ; 2        ; ADDR[7]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 96         ; 2        ; RESETTEST                                 ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 97         ; 2        ; ADDR[6]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 98         ; 2        ; ADDR[5]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 99         ; 2        ; ADDR[4]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 100        ; 2        ; ADDR[3]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 101        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 102        ; 2        ; ADDR[2]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 103        ; 2        ; ADDR[1]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 104        ; 2        ; ADDR[0]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 105        ; 2        ; XDATA[7]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 106        ; 2        ; XDATA[6]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 107        ; 2        ; XDATA[5]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 108        ; 2        ; XDATA[4]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; XDATA[3]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 112        ; 2        ; XDATA[2]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 113        ; 2        ; XDATA[1]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 114        ; 2        ; XDATA[0]                                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; RESET1                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                               ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; |TEST                                        ; 1075 (0)    ; 654          ; 512         ; 1    ; 49   ; 0            ; 421 (0)      ; 274 (0)           ; 380 (0)          ; 61 (0)          ; 261 (0)    ; |TEST                                                                                                                             ;
;    |BUS_S:inst2|                             ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|BUS_S:inst2                                                                                                                 ;
;       |lpm_bustri:lpm_bustri_component|      ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|BUS_S:inst2|lpm_bustri:lpm_bustri_component                                                                                 ;
;    |SPI:inst|                                ; 1049 (0)    ; 629          ; 512         ; 1    ; 0    ; 0            ; 420 (0)      ; 274 (0)           ; 355 (0)          ; 36 (0)          ; 261 (0)    ; |TEST|SPI:inst                                                                                                                    ;
;       |MUX7:inst16|                          ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|SPI:inst|MUX7:inst16                                                                                                        ;
;          |lpm_mux:lpm_mux_component|         ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|SPI:inst|MUX7:inst16|lpm_mux:lpm_mux_component                                                                              ;
;             |mux_afc:auto_generated|         ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|SPI:inst|MUX7:inst16|lpm_mux:lpm_mux_component|mux_afc:auto_generated                                                       ;
;       |RAM7:inst10|                          ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|SPI:inst|RAM7:inst10                                                                                                        ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TEST|SPI:inst|RAM7:inst10|altsyncram:altsyncram_component                                                                        ;
;             |altsyncram_jam1:auto_generated| ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)         

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -