test.fit.rpt

用fpga实现isp接口的源码

; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/SPI/SPI_Byte_1/TEST.pin.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                               ;
+---------------------------------------------+---------------------------------------------------------------+
; Resource                                    ; Usage                                                         ;
+---------------------------------------------+---------------------------------------------------------------+
; Total logic elements                        ; 1,075 / 2,910 ( 37 % )                                        ;
;     -- Combinational with no register       ; 421                                                           ;
;     -- Register only                        ; 274                                                           ;
;     -- Combinational with a register        ; 380                                                           ;
;                                             ;                                                               ;
; Logic element usage by number of LUT inputs ;                                                               ;
;     -- 4 input functions                    ; 634                                                           ;
;     -- 3 input functions                    ; 86                                                            ;
;     -- 2 input functions                    ; 75                                                            ;
;     -- 1 input functions                    ; 112                                                           ;
;     -- 0 input functions                    ; 168                                                           ;
;                                             ;                                                               ;
; Logic elements by mode                      ;                                                               ;
;     -- normal mode                          ; 1021                                                          ;
;     -- arithmetic mode                      ; 54                                                            ;
;     -- qfbk mode                            ; 269                                                           ;
;     -- register cascade mode                ; 0                                                             ;
;     -- synchronous clear/load mode          ; 506                                                           ;
;     -- asynchronous clear/load mode         ; 0                                                             ;
;                                             ;                                                               ;
; Total LABs                                  ; 121 / 291 ( 42 % )                                            ;
; Logic elements in carry chains              ; 61                                                            ;
; User inserted logic elements                ; 0                                                             ;
; Virtual pins                                ; 0                                                             ;
; I/O pins                                    ; 49 / 104 ( 47 % )                                             ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                ;
; Global signals                              ; 5                                                             ;
; M4Ks                                        ; 1 / 13 ( 8 % )                                                ;
; Total memory bits                           ; 512 / 59,904 ( < 1 % )                                        ;
; Total RAM block bits                        ; 4,608 / 59,904 ( 8 % )                                        ;
; PLLs                                        ; 0 / 1 ( 0 % )                                                 ;
; Global clocks                               ; 5 / 8 ( 63 % )                                                ;
; Maximum fan-out node                        ; WR                                                            ;
; Maximum fan-out                             ; 520                                                           ;
; Highest non-global fan-out signal           ; SPI:inst|RAM_TEST:inst2|altdpram:altdpram_component|xraddr[1] ;
; Highest non-global fan-out                  ; 207                                                           ;
; Total fan-out                               ; 4629                                                          ;
; Average fan-out                             ; 4.11                                                          ;
+---------------------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[0]  ; 128   ; 2        ; 12           ; 14           ; 1           ; 72                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ADDR[10] ; 111   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ADDR[11] ; 110   ; 2        ; 26           ; 14           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;