📄 div_1000.v
字号:
/*****************40MHz1000分频=40KHz***************/
module div_1000(clk_in,clk_out,clk_temp);
parameter bitsize=9;
parameter L=999; //500分频,一个高脉冲
input clk_in;
output clk_out,clk_temp;
reg [bitsize:0] count;
reg clk_temp;
reg clk_out;
always @(posedge clk_in)
begin
if(count<(L))
count<=count+1;
else
count<=0;
clk_temp<=count[bitsize];
end
always@(negedge clk_temp) //再2分频,得到1000分频的方波
clk_out<=~clk_out;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -