📄 and3.v
字号:
`resetall
`timescale 1 ns / 1 ps
`celldefine
module AND3 (A, B, C, Z);
input A, B, C ;
output Z;
and (Z, A, B, C);
endmodule
`endcelldefine
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -