gsr.v

来自「简单的8位CPU」· Verilog 代码 · 共 13 行

`resetall
`timescale 1 ns / 1 ps
`celldefine
module GSR (GSR);
  input GSR;

wire GSRNET;

assign GSRNET = GSR;

endmodule
`endcelldefine