gsr.v

简单的8位CPU

`resetall
`timescale 1 ns / 1 ps
`celldefine
module GSR (GSR);
  input GSR;

wire GSRNET;

assign GSRNET = GSR;

endmodule
`endcelldefine