inv.v

来自「简单的8位CPU」· Verilog 代码 · 共 16 行

`resetall
`timescale 1 ns / 1 ps

`celldefine

module INV (A, Z);
  input  A;
  output Z;

  not (Z, A);


endmodule

`endcelldefine