📄 dingceng.tan.rpt
字号:
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK' ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~15 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~14 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~16 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~14 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~16 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~14 ; count_down[2]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~15 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~14 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; current_state~16 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; current_state~15 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; current_state~15 ; count_down[0]~reg0 ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; current_state~14 ; count_down[0]~reg0 ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 45.45 MHz ( period = 22.000 ns ) ; current_state~15 ; count_down[2]~reg0 ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; temp ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[7]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[6]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[3]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[2]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[0]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[1]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[4]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[5]~reg0 ; count_down[5]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; temp ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[7]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[6]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[3]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[2]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[0]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[1]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[4]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[5]~reg0 ; count_down[4]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; temp ; count_down[2]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[2]~reg0 ; count_down[2]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; temp ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[7]~reg0 ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[6]~reg0 ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[2]~reg0 ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[0]~reg0 ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[1]~reg0 ; count_down[3]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; temp ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[7]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[6]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[3]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[2]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[0]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[1]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[4]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; count_down[5]~reg0 ; count_down[6]~reg0 ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[11] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[10] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[9] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[8] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[7] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[6] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[5] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[4] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[3] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[1] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[2] ; count[19] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[0] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[20] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[19] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[18] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[17] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; count[16] ; count[20] ; CLK ; CLK ; None ; None ; 8.000 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -