📄 datecontrol.fit.rpt
字号:
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 0 pF ; Not Available ;
+--------------+-------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |datecontrol ; 22 ; 64 ; |datecontrol ;
+----------------------------+------------+------+---------------------+
+--------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk ; PIN_87 ; 20 ; Clock ; yes ; On ; -- ;
+------+----------+---------+-------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk ; PIN_87 ; 20 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name ; Fan-Out ;
+---------------------+-----------+
; EN2 ; 20 ;
; EN1 ; 20 ;
; Date_EN ; 20 ;
; disp_drive[0] ; 4 ;
; disp_drive[1] ; 4 ;
; disp_select[2]~reg0 ; 2 ;
; month1[3]~reg0 ; 2 ;
; disp_select[3]~reg0 ; 2 ;
; disp_select[4]~reg0 ; 2 ;
; disp_select[5]~reg0 ; 2 ;
; day0[0]~reg0 ; 2 ;
; day0[1]~reg0 ; 2 ;
; day0[2]~reg0 ; 2 ;
; day0[3]~reg0 ; 2 ;
; day1[0]~reg0 ; 2 ;
; day1[1]~reg0 ; 2 ;
; day1[2]~reg0 ; 2 ;
; day1[3]~reg0 ; 2 ;
; month0[0]~reg0 ; 2 ;
; month0[1]~reg0 ; 2 ;
; month0[2]~reg0 ; 2 ;
; month0[3]~reg0 ; 2 ;
; month1[0]~reg0 ; 2 ;
; month1[1]~reg0 ; 2 ;
; month1[2]~reg0 ; 2 ;
; set_day0[0] ; 1 ;
; set_day0[1] ; 1 ;
; set_day0[2] ; 1 ;
; set_day0[3] ; 1 ;
; set_day1[0] ; 1 ;
; set_day1[1] ; 1 ;
; set_day1[2] ; 1 ;
; set_day1[3] ; 1 ;
; set_month0[0] ; 1 ;
; set_month0[1] ; 1 ;
; set_month0[2] ; 1 ;
; set_month0[3] ; 1 ;
; set_month1[0] ; 1 ;
; set_month1[1] ; 1 ;
; set_month1[2] ; 1 ;
; set_month1[3] ; 1 ;
; auto_day0[0] ; 1 ;
; auto_day0[1] ; 1 ;
; auto_day0[2] ; 1 ;
; auto_day0[3] ; 1 ;
; auto_day1[0] ; 1 ;
; auto_day1[1] ; 1 ;
; auto_day1[2] ; 1 ;
; auto_day1[3] ; 1 ;
; auto_month0[0] ; 1 ;
+---------------------+-----------+
+------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 66 / 144 ( 45 % ) ;
+----------------------------+-------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 5.50) ; Number of LABs (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0 ; 0 ;
; 1 ; 2 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 1 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 1 ;
+----------------------------------------+-----------------------------+
+------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+---------------------------------------------------------------------------+-------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+---------------------------------------------------------------------------+-------------------------------------+
; A ; LC1 ; ; disp_select[0] ;
; A ; LC11 ; clk, auto_month1[1], Date_EN, EN1, set_month1[1], EN2, month1[1]~reg0 ; month1[1]~reg0, month1[1] ;
; A ; LC7 ; clk, auto_month1[0], Date_EN, EN1, set_month1[0], EN2, month1[0]~reg0 ; month1[0]~reg0, month1[0] ;
; A ; LC9 ; clk, auto_month0[3], Date_EN, EN1, set_month0[3], EN2, month0[3]~reg0 ; month0[3]~reg0, month0[3] ;
; A ; LC10 ; clk, auto_month0[2], Date_EN, EN1, set_month0[2], EN2, month0[2]~reg0 ; month0[2]~reg0, month0[2] ;
; A ; LC12 ; clk, auto_month0[1], Date_EN, EN1, set_month0[1], EN2, month0[1]~reg0 ; month0[1]~reg0, month0[1] ;
; A ; LC13 ; clk, auto_month0[0], Date_EN, EN1, set_month0[0], EN2, month0[0]~reg0 ; month0[0]~reg0, month0[0] ;
; A ; LC14 ; clk, auto_day1[3], Date_EN, EN1, set_day1[3], EN2, day1[3]~reg0 ; day1[3]~reg0, day1[3] ;
; A ; LC2 ; ; disp_select[1] ;
; A ; LC3 ; clk, EN2, disp_select[2]~reg0, Date_EN, EN1, disp_drive[1], disp_drive[0] ; disp_select[2]~reg0, disp_select[2] ;
; A ; LC4 ; clk, Date_EN, disp_drive[1], disp_drive[0], EN2, disp_select[3]~reg0, EN1 ; disp_select[3]~reg0, disp_select[3] ;
; A ; LC5 ; clk, Date_EN, disp_drive[1], disp_drive[0], EN2, disp_select[4]~reg0, EN1 ; disp_select[4]~reg0, disp_select[4] ;
; A ; LC6 ; clk, Date_EN, disp_drive[1], disp_drive[0], EN2, disp_select[5]~reg0, EN1 ; disp_select[5]~reg0, disp_select[5] ;
; B ; LC18 ; clk, auto_day0[0], Date_EN, EN1, set_day0[0], EN2, day0[0]~reg0 ; day0[0]~reg0, day0[0] ;
; B ; LC19 ; clk, auto_day0[1], Date_EN, EN1, set_day0[1], EN2, day0[1]~reg0 ; day0[1]~reg0, day0[1] ;
; B ; LC21 ; clk, auto_day0[2], Date_EN, EN1, set_day0[2], EN2, day0[2]~reg0 ; day0[2]~reg0, day0[2] ;
; B ; LC22 ; clk, auto_day0[3], Date_EN, EN1, set_day0[3], EN2, day0[3]~reg0 ; day0[3]~reg0, day0[3] ;
; B ; LC26 ; clk, auto_day1[0], Date_EN, EN1, set_day1[0], EN2, day1[0]~reg0 ; day1[0]~reg0, day1[0] ;
; B ; LC20 ; clk, auto_day1[1], Date_EN, EN1, set_day1[1], EN2, day1[1]~reg0 ; day1[1]~reg0, day1[1] ;
; B ; LC17 ; clk, auto_day1[2], Date_EN, EN1, set_day1[2], EN2, day1[2]~reg0 ; day1[2]~reg0, day1[2] ;
; C ; LC33 ; clk, auto_month1[3], Date_EN, EN1, set_month1[3], EN2, month1[3]~reg0 ; month1[3]~reg0, month1[3] ;
; D ; LC53 ; clk, auto_month1[2], Date_EN, EN1, set_month1[2], EN2, month1[2]~reg0 ; month1[2]~reg0, month1[2] ;
+-----+------------+---------------------------------------------------------------------------+-------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Thu Jul 13 20:12:40 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off datecontrol -c datecontrol
Info: Automatically selected device EPM7064STC100-5 for design datecontrol
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Jul 13 20:12:41 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -