setdate.fit.rpt

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

; Cells using turbo bit         ; 18 / 32 ( 56 % )   ;
; Maximum fan-out node          ; disp_drive[0]~reg0 ;
; Maximum fan-out               ; 14                 ;
; Total fan-out                 ; 94                 ;
; Average fan-out               ; 2.19               ;
+-------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; EN2  ; 24    ; --       ; 2   ; 2                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; SW1  ; 43    ; --       ; --  ; 2                     ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
; SW2  ; 2     ; --       ; --  ; 12                    ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                  ;
+---------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; Name          ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ;
+---------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; day_set0[0]   ; 18    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set0[1]   ; 16    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set0[2]   ; 19    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set0[3]   ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set1[0]   ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set1[1]   ; 17    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set1[2]   ; 41    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; day_set1[3]   ; 40    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; disp_drive[0] ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; disp_drive[1] ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set0[0] ; 4     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set0[1] ; 21    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set0[2] ; 14    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set0[3] ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set1[0] ; 12    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set1[1] ; 20    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set1[2] ; 39    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; month_set1[3] ; 37    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
+---------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; SW2            ; input  ; TTL          ;         ; N               ;
; 3        ; 2          ; --       ; VCC            ; power  ;              ;         ;                 ;
; 4        ; 3          ; --       ; month_set0[0]  ; output ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; day_set0[3]    ; output ; TTL          ;         ; N               ;
; 6        ; 5          ; --       ; day_set1[0]    ; output ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 8        ; 7          ; --       ; month_set0[3]  ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; disp_drive[0]  ; output ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; disp_drive[1]  ; output ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; month_set1[0]  ; output ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;
; 14       ; 13         ; --       ; month_set0[2]  ; output ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 16       ; 15         ; --       ; day_set0[1]    ; output ; TTL          ;         ; N               ;
; 17       ; 16         ; --       ; day_set1[1]    ; output ; TTL          ;         ; N               ;
; 18       ; 17         ; --       ; day_set0[0]    ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; day_set0[2]    ; output ; TTL          ;         ; N               ;
; 20       ; 19         ; --       ; month_set1[1]  ; output ; TTL          ;         ; N               ;
; 21       ; 20         ; --       ; month_set0[1]  ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 24       ; 23         ; --       ; EN2            ; input  ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 33       ; 32         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 34       ; 33         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 35       ; 34         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; month_set1[3]  ; output ; TTL          ;         ; N               ;
; 38       ; 37         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 39       ; 38         ; --       ; month_set1[2]  ; output ; TTL          ;         ; N               ;
; 40       ; 39         ; --       ; day_set1[3]    ; output ; TTL          ;         ; N               ;
; 41       ; 40         ; --       ; day_set1[2]    ; output ; TTL          ;         ; N               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; SW1            ; input  ; TTL          ;         ; N               ;
; 44       ; 43         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; SW1  ; 43    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; SW2  ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+----------------------------------------------+
; Output Pin Default Load For Reported TCO     ;
+--------------+------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+------+------------------------+
; TTL          ; 0 pF ; Not Available          ;
+--------------+------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                         ;
+-----------------------------------+------------+------+---------------------------------------+
; Compilation Hierarchy Node        ; Macrocells ; Pins ; Full Hierarchy Name                   ;
+-----------------------------------+------------+------+---------------------------------------+
; |setdate                          ; 18         ; 25   ; |setdate                              ;