main.fit.rpt

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/戴仙金/资料/Verilog书/源代码/wristwatch/main/main.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/戴仙金/资料/Verilog书/源代码/wristwatch/main/main.pin.


+----------------------------------------------------------------+
; Fitter Resource Usage Summary                                  ;
+-----------------------------------------+----------------------+
; Resource                                ; Usage                ;
+-----------------------------------------+----------------------+
; Total logic elements                    ; 489 / 10,570 ( 4 % ) ;
;     -- Combinational with no register   ; 233                  ;
;     -- Register only                    ; 0                    ;
;     -- Combinational with a register    ; 256                  ;
;                                         ;                      ;
; Logic element usage by number of inputs ;                      ;
;     -- 4 input functions                ; 173                  ;
;     -- 3 input functions                ; 89                   ;
;     -- 2 input functions                ; 195                  ;
;     -- 1 input functions                ; 32                   ;
;     -- 0 input functions                ; 0                    ;
;                                         ;                      ;
; Logic elements by mode                  ;                      ;
;     -- arithmetic mode                  ; 168                  ;
;     -- qfbk mode                        ; 0                    ;
;     -- register cascade mode            ; 0                    ;
;     -- synchronous clear/load mode      ; 196                  ;
;     -- asynchronous clear/load mode     ; 0                    ;
;                                         ;                      ;
; Total LABs                              ; 67 / 1,057 ( 6 % )   ;
; Logic elements in carry chains          ; 196                  ;
; User inserted logic elements            ; 0                    ;
; Virtual pins                            ; 0                    ;
; I/O pins                                ; 18 / 336 ( 5 % )     ;
;     -- Clock pins                       ; 4 / 16 ( 25 % )      ;
; Global signals                          ; 10                   ;
; M512s                                   ; 0 / 94 ( 0 % )       ;
; M4Ks                                    ; 0 / 60 ( 0 % )       ;
; M-RAMs                                  ; 0 / 1 ( 0 % )        ;
; Total memory bits                       ; 0 / 920,448 ( 0 % )  ;
; Total RAM block bits                    ; 0 / 920,448 ( 0 % )  ;
; DSP block 9-bit elements                ; 0 / 48 ( 0 % )       ;
; Global clocks                           ; 10 / 16 ( 62 % )     ;
; Regional clocks                         ; 0 / 16 ( 0 % )       ;
; Fast regional clocks                    ; 0 / 8 ( 0 % )        ;
; SERDES transmitters                     ; 0 / 44 ( 0 % )       ;
; SERDES receivers                        ; 0 / 44 ( 0 % )       ;
; Maximum fan-out node                    ; fdiv:inst5|f200hz    ;
; Maximum fan-out                         ; 125                  ;
; Total fan-out                           ; 2051                 ;
; Average fan-out                         ; 4.04                 ;
+-----------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock ; L3    ; 5        ; 53           ; 19           ; 1           ; 37                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; SW1   ; M3    ; 6        ; 53           ; 12           ; 0           ; 8                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; SW2   ; L2    ; 5        ; 53           ; 19           ; 3           ; 64                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; SW3   ; M2    ; 6        ; 53           ; 12           ; 2           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; alarm          ; P8    ; 7        ; 36           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[0]   ; V9    ; 7        ; 36           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[1]   ; Y9    ; 7        ; 36           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[2]   ; Y8    ; 7        ; 36           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[3]   ; U9    ; 7        ; 36           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[4]   ; AA8   ; 7        ; 36           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[5]   ; T8    ; 7        ; 41           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; disp_data[6]   ; W9    ; 7        ; 41           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;