📄 main.map.rpt
字号:
; Remove Duplicate Logic ; On ; On ;
; Perform WYSIWYG Primitive Resynthesis ; Off ; Off ;
; Perform gate-level register retiming ; Off ; Off ;
; Allow register retiming to trade off Tsu/Tco with Fmax ; On ; On ;
; Auto ROM Replacement ; On ; On ;
; Auto RAM Replacement ; On ; On ;
; Auto DSP Block Replacement ; On ; On ;
; Auto Shift Register Replacement ; On ; On ;
; Auto Clock Enable Replacement ; On ; On ;
; Allows Synchronous Control Signal Usage in Normal Mode Logic Cells ; On ; On ;
; Auto RAM Block Balancing ; On ; On ;
; Auto Resource Sharing ; Off ; Off ;
; Allow Any RAM Size For Recognition ; Off ; Off ;
; Allow Any ROM Size For Recognition ; Off ; Off ;
; Allow Any Shift Register Size For Recognition ; Off ; Off ;
; Enable M512 Memory Blocks ; On ; On ;
+--------------------------------------------------------------------+--------------+---------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------+
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|disp_drive[2] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|second_set0[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|second_counter:b2v_inst2|second_data0[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|second_set0[3] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|second_set1[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|second_counter:b2v_inst2|second_data1[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|second_set1[3] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|minute_set0[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|minute_counter:b2v_inst1|minute_data0[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|minute_set0[3] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|minute_set1[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|minute_counter:b2v_inst1|minute_data1[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|minute_set1[3] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|hour_set0[3] ;
; 2:1 ; 3 bits ; 3 LEs ; 3 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|disp_drive[2] ;
; 2:1 ; 3 bits ; 3 LEs ; 3 LEs ; 0 LEs ; Yes ; |main|maincontrol:inst3|Function[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|date_main:inst4|setdate:b2v_inst2|month_set0[1] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|date_main:inst4|setdate:b2v_inst2|day_set1[1] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|date_main:inst4|setdate:b2v_inst2|day_set0[2] ;
; 2:1 ; 3 bits ; 3 LEs ; 3 LEs ; 0 LEs ; Yes ; |main|time_disp_select:inst6|auto_disp_drive[0] ;
; 2:1 ; 32 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |main|fdiv:inst5|CNT3[14] ;
; 2:1 ; 32 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |main|fdiv:inst5|CNT2[24] ;
; 2:1 ; 32 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |main|fdiv:inst5|CNT1[16] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|alarmclock:inst11|hour_set1[2] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|hour_counter:b2v_inst|hour_data1[2] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|time_auto_and_set:inst1|timeset:b2v_inst3|hour_set1[1] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; Yes ; |main|date_main:inst4|setdate:b2v_inst2|month_set1[1] ;
; 3:1 ; 4 bits ; 8 LEs ; 4 LEs ; 4 LEs ; Yes ; |main|alarmclock:inst11|hour_set0[2] ;
; 3:1 ; 4 bits ; 8 LEs ; 4 LEs ; 4 LEs ; Yes ; |main|time_auto_and_set:inst1|timepiece_main:b2v_inst1|hour_counter:b2v_inst|hour_data0[0] ;
; 3:1 ; 20 bits ; 40 LEs ; 20 LEs ; 20 LEs ; Yes ; |main|date_main:inst4|datecontrol:b2v_inst1|disp_select[3] ;
; 8:1 ; 4 bits ; 20 LEs ; 4 LEs ; 16 LEs ; Yes ; |main|date_main:inst4|autodate:b2v_inst|day0[2] ;
; 9:1 ; 4 bits ; 24 LEs ; 4 LEs ; 20 LEs ; Yes ; |main|date_main:inst4|autodate:b2v_inst|month1[2] ;
; 9:1 ; 4 bits ; 24 LEs ; 4 LEs ; 20 LEs ; Yes ; |main|date_main:inst4|autodate:b2v_inst|day1[1] ;
; 11:1 ; 4 bits ; 28 LEs ; 4 LEs ; 24 LEs ; Yes ; |main|date_main:inst4|autodate:b2v_inst|month0[3] ;
; 2:1 ; 24 bits ; 24 LEs ; 24 LEs ; 0 LEs ; No ; |main|time_auto_and_set:inst1|time_mux:b2v_inst2|minute_0[3] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; No ; |main|time_disp_select:inst6|disp_drive~0 ;
; 3:1 ; 2 bits ; 4 LEs ; 4 LEs ; 0 LEs ; No ; |main|disp_data_mux:inst8|disp_select~10 ;
; 3:1 ; 4 bits ; 8 LEs ; 8 LEs ; 0 LEs ; No ; |main|disp_data_mux:inst8|disp_select~6 ;
; 19:1 ; 4 bits ; 48 LEs ; 24 LEs ; 24 LEs ; No ; |main|disp_data_mux:inst8|Data~7 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------+
+----------------------------------------------------+
; User-Specified and Inferred Latches ;
+-----------------------------------------------+----+
; Latch Name ; ;
+-----------------------------------------------+----+
; disp_data_mux:inst8|Data[0] ; ;
; disp_data_mux:inst8|Data[1] ; ;
; disp_data_mux:inst8|Data[2] ; ;
; disp_data_mux:inst8|Data[3] ; ;
; disp_data_mux:inst8|disp_select[5] ; ;
; disp_data_mux:inst8|disp_select[4] ; ;
; disp_data_mux:inst8|disp_select[3] ; ;
; disp_data_mux:inst8|disp_select[2] ; ;
; disp_data_mux:inst8|disp_select[1] ; ;
; disp_data_mux:inst8|disp_select[0] ; ;
; time_disp_select:inst6|disp_drive[2] ; ;
; time_disp_select:inst6|disp_drive[1] ; ;
; time_disp_select:inst6|disp_drive[0] ; ;
; time_disp_select:inst6|clk ; ;
; Number of user-specified and inferred latches ; 14 ;
+-----------------------------------------------+----+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 256 ;
; Number of registers using Synchronous Clear ; 196 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 132 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -