alarmclock.fit.rpt

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                    ;
+-----------+-------+-------+-------+--------------+------------+---------+
; Name      ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-----------+-------+-------+-------+--------------+------------+---------+
; SW2       ; 90    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; clk_200hz ; 87    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-----------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                              ;
+------------------------------------+------------+------+-------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                       ;
+------------------------------------+------------+------+-------------------------------------------+
; |alarmclock                        ; 42         ; 39   ; |alarmclock                               ;
;    |lpm_counter:hour_set0_rtl_4|   ; 4          ; 0    ; |alarmclock|lpm_counter:hour_set0_rtl_4   ;
;    |lpm_counter:hour_set1_rtl_5|   ; 2          ; 0    ; |alarmclock|lpm_counter:hour_set1_rtl_5   ;
;    |lpm_counter:minute_set0_rtl_2| ; 4          ; 0    ; |alarmclock|lpm_counter:minute_set0_rtl_2 ;
;    |lpm_counter:minute_set1_rtl_3| ; 3          ; 0    ; |alarmclock|lpm_counter:minute_set1_rtl_3 ;
;    |lpm_counter:second_set0_rtl_0| ; 4          ; 0    ; |alarmclock|lpm_counter:second_set0_rtl_0 ;
;    |lpm_counter:second_set1_rtl_1| ; 3          ; 0    ; |alarmclock|lpm_counter:second_set1_rtl_1 ;
+------------------------------------+------------+------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                      ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+
; Name          ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+
; SW1           ; PIN_47   ; 3       ; Clock        ; no     ; --                   ; --               ;
; SW2           ; PIN_90   ; 20      ; Clock        ; yes    ; On                   ; --               ;
; clk_200hz     ; PIN_87   ; 6       ; Clock        ; yes    ; On                   ; --               ;
; disp_drive[0] ; LC18     ; 28      ; Clock enable ; no     ; --                   ; --               ;
; disp_drive[1] ; LC19     ; 28      ; Clock enable ; no     ; --                   ; --               ;
; disp_drive[2] ; LC20     ; 28      ; Clock enable ; no     ; --                   ; --               ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------+
; Global & Other Fast Signals                                              ;
+-----------+----------+---------+----------------------+------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------+----------+---------+----------------------+------------------+
; SW2       ; PIN_90   ; 20      ; On                   ; --               ;
; clk_200hz ; PIN_87   ; 6       ; On                   ; --               ;
+-----------+----------+---------+----------------------+------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; disp_drive[2]                         ; 28      ;
; disp_drive[1]                         ; 28      ;
; disp_drive[0]                         ; 28      ;
; lpm_counter:hour_set1_rtl_5|dffs[1]   ; 7       ;
; lpm_counter:second_set0_rtl_0|dffs[0] ; 6       ;
; lpm_counter:minute_set0_rtl_2|dffs[0] ; 6       ;
; lpm_counter:second_set0_rtl_0|dffs[3] ; 6       ;
; lpm_counter:hour_set1_rtl_5|dffs[0]   ; 6       ;
; lpm_counter:second_set0_rtl_0|dffs[1] ; 6       ;
; lpm_counter:hour_set0_rtl_4|dffs[0]   ; 5       ;
; lpm_counter:hour_set0_rtl_4|dffs[3]   ; 5       ;
; lpm_counter:minute_set0_rtl_2|dffs[3] ; 5       ;
; lpm_counter:second_set1_rtl_1|dffs[0] ; 5       ;
; lpm_counter:second_set1_rtl_1|dffs[2] ; 5       ;
; lpm_counter:second_set0_rtl_0|dffs[2] ; 5       ;
; lpm_counter:hour_set0_rtl_4|dffs[2]   ; 5       ;
; lpm_counter:second_set1_rtl_1|dffs[1] ; 5       ;
; lpm_counter:hour_set0_rtl_4|dffs[1]   ; 5       ;
; lpm_counter:minute_set0_rtl_2|dffs[1] ; 5       ;
; lpm_counter:minute_set1_rtl_3|dffs[0] ; 4       ;
; lpm_counter:minute_set1_rtl_3|dffs[2] ; 4       ;
; lpm_counter:minute_set0_rtl_2|dffs[2] ; 4       ;
; lpm_counter:minute_set1_rtl_3|dffs[1] ; 4       ;
; SW1                                   ; 3       ;
; EN                                    ; 3       ;
; second0[0]                            ; 2       ;
; second0[1]                            ; 2       ;
; second0[2]                            ; 2       ;
; second0[3]                            ; 2       ;
; second1[0]                            ; 2       ;
; second1[1]                            ; 2       ;