timepiece_main.fit.rpt

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

; Slow Slew Rate                             ; Off                ; Off                ;
; Fitter Effort                              ; Auto Fit           ; Auto Fit           ;
+--------------------------------------------+--------------------+--------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/戴仙金/资料/Verilog书/源代码/wristwatch/timepiece/timepiece_main/timepiece_main.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/戴仙金/资料/Verilog书/源代码/wristwatch/timepiece/timepiece_main/timepiece_main.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+-------------------------------+------------------+
; Resource                      ; Usage            ;
+-------------------------------+------------------+
; Logic cells                   ; 38 / 64 ( 59 % ) ;
; Registers                     ; 23 / 64 ( 35 % ) ;
; Number of pterms used         ; 125              ;
; User inserted logic elements  ; 0                ;
; I/O pins                      ; 31 / 36 ( 86 % ) ;
;     -- Clock pins             ; 1 / 2 ( 50 % )   ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )    ;
; Global signals                ; 1                ;
; Shareable expanders           ; 0 / 64 ( 0 % )   ;
; Parallel expanders            ; 11 / 60 ( 18 % ) ;
; Cells using turbo bit         ; 38 / 64 ( 59 % ) ;
; Maximum fan-out node          ; Timepiece_EN     ;
; Maximum fan-out               ; 30               ;
; Total fan-out                 ; 272              ;
; Average fan-out               ; 3.94             ;
+-------------------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                         ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; CLK          ; 37    ; --       ; --  ; 8                     ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
; Timepiece_EN ; 35    ; --       ; 4   ; 30                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                               ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; day_EN     ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour0[0]   ; 20    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour0[1]   ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour0[2]   ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour0[3]   ; 18    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour1[0]   ; 28    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour1[1]   ; 31    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour1[2]   ; 42    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; hour1[3]   ; 2     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; minute0[0] ; 8     ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; minute0[1] ; 10    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; minute0[2] ; 13    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;
; minute0[3] ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ;