fdiv.fit.rpt

来自「基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码」· RPT 代码 · 共 450 行 · 第 1/5 页

+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+--------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                          ;
+-----------------------------+------------+------+------------------------------+
; Compilation Hierarchy Node  ; Macrocells ; Pins ; Full Hierarchy Name          ;
+-----------------------------+------------+------+------------------------------+
; |fdiv                       ; 116        ; 8    ; |fdiv                        ;
;    |lpm_counter:CNT1_rtl_0| ; 32         ; 0    ; |fdiv|lpm_counter:CNT1_rtl_0 ;
;    |lpm_counter:CNT2_rtl_1| ; 32         ; 0    ; |fdiv|lpm_counter:CNT2_rtl_1 ;
;    |lpm_counter:CNT3_rtl_2| ; 48         ; 0    ; |fdiv|lpm_counter:CNT3_rtl_2 ;
+-----------------------------+------------+------+------------------------------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+-------------+----------+---------+-------+--------+----------------------+------------------+
; Name        ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------------+----------+---------+-------+--------+----------------------+------------------+
; clk         ; PIN_83   ; 33      ; Clock ; yes    ; On                   ; --               ;
; f200hz~reg0 ; LC35     ; 67      ; Clock ; no     ; --                   ; --               ;
+-------------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 33      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; f200hz~reg0                     ; 67      ;
; lpm_counter:CNT3_rtl_2|dffs[0]  ; 47      ;
; lpm_counter:CNT3_rtl_2|dffs[8]  ; 46      ;
; lpm_counter:CNT3_rtl_2|dffs[1]  ; 46      ;
; lpm_counter:CNT3_rtl_2|dffs[9]  ; 45      ;
; lpm_counter:CNT3_rtl_2|dffs[10] ; 44      ;
; lpm_counter:CNT3_rtl_2|dffs[3]  ; 44      ;
; lpm_counter:CNT3_rtl_2|dffs[11] ; 43      ;
; lpm_counter:CNT3_rtl_2|dffs[2]  ; 43      ;
; lpm_counter:CNT3_rtl_2|dffs[12] ; 42      ;
; lpm_counter:CNT3_rtl_2|dffs[13] ; 41      ;
; lpm_counter:CNT3_rtl_2|dffs[7]  ; 41      ;
; lpm_counter:CNT3_rtl_2|dffs[6]  ; 41      ;
; lpm_counter:CNT3_rtl_2|dffs[4]  ; 41      ;
; lpm_counter:CNT3_rtl_2|dffs[14] ; 40      ;
; lpm_counter:CNT3_rtl_2|dffs[31] ; 39      ;
; lpm_counter:CNT3_rtl_2|dffs[15] ; 39      ;
; lpm_counter:CNT3_rtl_2|dffs[16] ; 38      ;
; lpm_counter:CNT3_rtl_2|dffs[5]  ; 38      ;
; lpm_counter:CNT3_rtl_2|dffs[17] ; 37      ;
; lpm_counter:CNT3_rtl_2|dffs[18] ; 36      ;
; lpm_counter:CNT3_rtl_2|dffs[19] ; 35      ;
; lpm_counter:CNT3_rtl_2|dffs[20] ; 34      ;
; lpm_counter:CNT2_rtl_1|dffs[31] ; 33      ;
; lpm_counter:CNT3_rtl_2|dffs[21] ; 33      ;
; lpm_counter:CNT2_rtl_1|dffs[2]  ; 33      ;
; lpm_counter:CNT2_rtl_1|dffs[1]  ; 33      ;
; lpm_counter:CNT1_rtl_0|dffs[31] ; 33      ;
; lpm_counter:CNT1_rtl_0|dffs[3]  ; 33      ;
; lpm_counter:CNT1_rtl_0|dffs[2]  ; 33      ;
; lpm_counter:CNT3_rtl_2|dffs[22] ; 32      ;
; lpm_counter:CNT2_rtl_1|dffs[3]  ; 32      ;
; lpm_counter:CNT2_rtl_1|dffs[0]  ; 32      ;
; lpm_counter:CNT1_rtl_0|dffs[4]  ; 32      ;
; lpm_counter:CNT1_rtl_0|dffs[0]  ; 32      ;
; lpm_counter:CNT3_rtl_2|dffs[23] ; 31      ;
; lpm_counter:CNT2_rtl_1|dffs[4]  ; 31      ;
; lpm_counter:CNT1_rtl_0|dffs[5]  ; 31      ;
; lpm_counter:CNT1_rtl_0|dffs[1]  ; 31      ;
; lpm_counter:CNT3_rtl_2|dffs[24] ; 30      ;
; lpm_counter:CNT2_rtl_1|dffs[5]  ; 30      ;
; lpm_counter:CNT1_rtl_0|dffs[6]  ; 30      ;