with_sdram_daq.fit.rpt

fpga开发pci的verilog

; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/RL/for Manual/基于SDRAM的PCI采集/FPGA_Project_Files/WITH_SDRAM_DAQ.fit.eqn.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,383 / 5,980 ( 39 % )     ;
;     -- Combinational with no register       ; 656                        ;
;     -- Register only                        ; 802                        ;
;     -- Combinational with a register        ; 925                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 841                        ;
;     -- 3 input functions                    ; 392                        ;
;     -- 2 input functions                    ; 300                        ;
;     -- 1 input functions                    ; 847                        ;
;     -- 0 input functions                    ; 3                          ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2160                       ;
;     -- arithmetic mode                      ; 223                        ;
;     -- qfbk mode                            ; 166                        ;
;     -- register cascade mode                ; 0                          ;
;     -- synchronous clear/load mode          ; 282                        ;
;     -- asynchronous clear/load mode         ; 1160                       ;
;                                             ;                            ;
; Total LABs                                  ; Not available              ;
; Logic elements in carry chains              ; 243                        ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 119 / 185 ( 64 % )         ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )              ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 31 / 20 ( 155 % )          ;
; Total memory bits                           ; 128,512 / 92,160 ( 139 % ) ;
; Total RAM block bits                        ; 142,848 / 92,160 ( 155 % ) ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Maximum fan-out node                        ; clkin                      ;
; Maximum fan-out                             ; 1138                       ;
; Total fan-out                               ; 13369                      ;
; Average fan-out                             ; 5.00                       ;
+---------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                            ;
+--------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ads    ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; blast  ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;