说明文件.txt

//led.v /*------------------------------------- LED显示模块：led(CLK,AF,ADDR,DATA) 功能： 显示 注意事项： 8位L

1,xdivider.v
/*---------------------------------------------------------------
分频模块：	xdivider(clock_out,clock_in,divider);
功能：		clock_out=clock_in/divider;
注意事项：	divider为偶数,在调用时候，三个参数都必须是wire型？
编写人：	黄道斌
编写日期：	2006/06/20
----------------------------------------------------------------*/\


2,led.v
/*---------------------------------------------------------------
LED显示模块：led(CLK,AF,ADDR,DATA);
功能：		显示
注意事项：	8位LED
参数：		CLK:	扫妙时钟输入，推荐大于1kHz	
		AF:	数码管输出，a～h
		ADDR:	数码管选择位数出，0~2
		DATA:	显示数据输入0~9999 9999

编写人：	黄道斌
编写日期：	2006/07/13
----------------------------------------------------------------*/

3,led2.v
/*---------------------------------------------------------------
LED显示模块：
module	led(CLK,AF,ADDR,DATA1,DATA2);
功能：		显示
注意事项：	8位LED ,分两部分，显示数值和单位
参数：		CLK:	扫妙时钟输入，推荐1kHz	
			AF:		数码管输出，a～h
			ADDR:	数码管选择位数出，0~7
			HZ1;	前四位数码管 0:Hz 1:k Hz
			HZ2;	后四位数码管 0:Hz 1:k Hz
			DATA1:	显示数据输入0~9999 000
			DATA2:	显示数据输入0~9999 000
编写人：	黄道斌
编写日期：	2006/07/20
----------------------------------------------------------------*/

4,SPIR.V
//SPIR.v
/*---------------------------------------------------------------
SPI数据接收模块：SPIR (SOUT,SDA,SCLK,CS);
功能：		接收SPI数据
注意事项：	CS低电平有效，16位数据输入,SCLK上升沿锁定数据
参数：		CS                       	//  低电平有效
		DA				//  数据线（串行入）
		SCLK 				//  时钟线
		SOUT 				//  数据线（并行出）

编写人：	黄道斌
编写日期：	2006/07/21
----------------------------------------------------------------*/

5
//UARTTX.v
/*---------------------------------------------------------------
串行数据接收模块：UARTTX(CLK,CS,DATA1,DATA2,TX);
功能：		串行输出两路数据，先DATA1,后DATA2,先低位后高位，上升沿取数
注意事项：	CS低电平有效，两个32位数据输入
参数：		CLK;				//串行输出时钟
		CS;				//片选，低电平有效
		DATA1;				//第一路数据，32bit
		DATA2;				//第二路数据，32bit
		TX;				//串行输出引脚

编写人：	黄道斌
编写日期：	2006/07/22
----------------------------------------------------------------*/


6,song.rar
梁祝歌曲，使用50脚作喇叭输出