📄 ivga.fit.rpt
字号:
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/altera/quartus50/Ivga/Ivga.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/altera/quartus50/Ivga/Ivga.pin.
+------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+--------------------------+
; Resource ; Usage ;
+---------------------------------------------+--------------------------+
; Total logic elements ; 162 / 5,980 ( 2 % ) ;
; -- Combinational with no register ; 79 ;
; -- Register only ; 4 ;
; -- Combinational with a register ; 79 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 59 ;
; -- 3 input functions ; 52 ;
; -- 2 input functions ; 40 ;
; -- 1 input functions ; 8 ;
; -- 0 input functions ; 3 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 145 ;
; -- arithmetic mode ; 17 ;
; -- qfbk mode ; 8 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 14 ;
; -- asynchronous clear/load mode ; 49 ;
; ; ;
; Total LABs ; 21 / 598 ( 3 % ) ;
; Logic elements in carry chains ; 19 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 12 / 185 ( 6 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 3 ;
; M4Ks ; 4 / 20 ( 20 % ) ;
; Total memory bits ; 16,384 / 92,160 ( 17 % ) ;
; Total RAM block bits ; 18,432 / 92,160 ( 20 % ) ;
; Global clocks ; 3 / 8 ( 37 % ) ;
; Maximum fan-out node ; VgaInterface:u2|clk ;
; Maximum fan-out ; 69 ;
; Total fan-out ; 713 ;
; Average fan-out ; 3.96 ;
+---------------------------------------------+--------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DATA[0] ; 233 ; 2 ; 6 ; 21 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; DATA[1] ; 234 ; 2 ; 6 ; 21 ; 2 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; DATA[2] ; 235 ; 2 ; 4 ; 21 ; 0 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; DATA[3] ; 236 ; 2 ; 4 ; 21 ; 1 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; En ; 240 ; 2 ; 2 ; 21 ; 2 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clk_vga ; 152 ; 3 ; 35 ; 12 ; 2 ; 19 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; reset ; 239 ; 2 ; 2 ; 21 ; 1 ; 53 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Ovga_b ; 223 ; 2 ; 10 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; Ovga_g ; 225 ; 2 ; 8 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; Ovga_hs ; 222 ; 2 ; 10 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; Ovga_r ; 226 ; 2 ; 8 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; Ovga_vs ; 219 ; 2 ; 12 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 2 / 44 ( 4 % ) ; 3.3V ; -- ;
; 2 ; 11 / 48 ( 22 % ) ; 3.3V ; -- ;
; 3 ; 1 / 45 ( 2 % ) ; 3.3V ; -- ;
; 4 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 14 ; 11 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 15 ; 12 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 16 ; 13 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 17 ; 14 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; GND* ; ; ; ; Row I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -