📄 ivga.map.rpt
字号:
; STX.st2 ; 0 ; 0 ; 1 ; 0 ; 1 ;
; STX.st3 ; 0 ; 1 ; 0 ; 0 ; 1 ;
; STX.st4 ; 1 ; 0 ; 0 ; 0 ; 1 ;
+---------+---------+---------+---------+---------+---------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 83 ;
; Number of registers using Synchronous Clear ; 4 ;
; Number of registers using Synchronous Load ; 4 ;
; Number of registers using Asynchronous Clear ; 49 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 23 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+--------------------------------------------------+
; Inverted Register Statistics ;
+----------------------------------------+---------+
; Inverted Register ; Fan out ;
+----------------------------------------+---------+
; VgaInterface:u2|hs_p ; 1 ;
; VgaInterface:u2|vs_p ; 1 ;
; Total number of inverted registers = 2 ; ;
+----------------------------------------+---------+
+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------+
; 4:1 ; 3 bits ; 6 LEs ; 6 LEs ; 0 LEs ; Yes ; |Ivga|VgaInterface:u2|vga_data[3] ;
; 7:1 ; 10 bits ; 40 LEs ; 10 LEs ; 30 LEs ; Yes ; |Ivga|VgaInterface:u2|char_address[9] ;
; 7:1 ; 4 bits ; 16 LEs ; 16 LEs ; 0 LEs ; Yes ; |Ivga|VgaInterface:u2|char_address[13] ;
; 7:1 ; 4 bits ; 16 LEs ; 4 LEs ; 12 LEs ; Yes ; |Ivga|cal:u1|va[0] ;
; 8:1 ; 4 bits ; 20 LEs ; 4 LEs ; 16 LEs ; Yes ; |Ivga|cal:u1|vb[0] ;
; 9:1 ; 4 bits ; 24 LEs ; 4 LEs ; 20 LEs ; Yes ; |Ivga|cal:u1|op[2] ;
; 9:1 ; 3 bits ; 18 LEs ; 9 LEs ; 9 LEs ; No ; |Ivga|cal:u1|Select~4 ;
; 11:1 ; 2 bits ; 14 LEs ; 6 LEs ; 8 LEs ; No ; |Ivga|cal:u1|Select~3 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VgaInterface:u2|vga:u1|altsyncram:altsyncram_component ;
+------------------------------------+----------------------------------------------------------------------------------------------------------------+----------------+
; Parameter Name ; Value ; Type ;
+------------------------------------+----------------------------------------------------------------------------------------------------------------+----------------+
; BYTE_SIZE_BLOCK ; 8 ; Untyped ;
; AUTO_CARRY_CHAINS ; ON ; AUTO_CARRY ;
; IGNORE_CARRY_BUFFERS ; OFF ; IGNORE_CARRY ;
; AUTO_CASCADE_CHAINS ; ON ; AUTO_CASCADE ;
; IGNORE_CASCADE_BUFFERS ; OFF ; IGNORE_CASCADE ;
; OPERATION_MODE ; ROM ; Untyped ;
; WIDTH_A ; 1 ; Integer ;
; WIDTHAD_A ; 16 ; Integer ;
; NUMWORDS_A ; 65536 ; Integer ;
; OUTDATA_REG_A ; CLOCK0 ; Untyped ;
; ADDRESS_ACLR_A ; NONE ; Untyped ;
; OUTDATA_ACLR_A ; NONE ; Untyped ;
; WRCONTROL_ACLR_A ; NONE ; Untyped ;
; INDATA_ACLR_A ; NONE ; Untyped ;
; BYTEENA_ACLR_A ; NONE ; Untyped ;
; WIDTH_B ; 1 ; Untyped ;
; WIDTHAD_B ; 1 ; Untyped ;
; NUMWORDS_B ; 1 ; Untyped ;
; INDATA_REG_B ; CLOCK1 ; Untyped ;
; WRCONTROL_WRADDRESS_REG_B ; CLOCK1 ; Untyped ;
; RDCONTROL_REG_B ; CLOCK1 ; Untyped ;
; ADDRESS_REG_B ; CLOCK1 ; Untyped ;
; OUTDATA_REG_B ; UNREGISTERED ; Untyped ;
; BYTEENA_REG_B ; CLOCK1 ; Untyped ;
; INDATA_ACLR_B ; NONE ; Untyped ;
; WRCONTROL_ACLR_B ; NONE ; Untyped ;
; ADDRESS_ACLR_B ; NONE ; Untyped ;
; OUTDATA_ACLR_B ; NONE ; Untyped ;
; RDCONTROL_ACLR_B ; NONE ; Untyped ;
; BYTEENA_ACLR_B ; NONE ; Untyped ;
; WIDTH_BYTEENA_A ; 1 ; Integer ;
; WIDTH_BYTEENA_B ; 1 ; Untyped ;
; RAM_BLOCK_TYPE ; AUTO ; Untyped ;
; BYTE_SIZE ; 8 ; Untyped ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE ; Untyped ;
; INIT_FILE ; C:/Documents and Settings/wangjian/Desktop/VGA参考资料/VGA参考资料/PictureToCode工具及实例/example/picture.mif ; Untyped ;
; INIT_FILE_LAYOUT ; PORT_A ; Untyped ;
; MAXIMUM_DEPTH ; 0 ; Untyped ;
; CLOCK_ENABLE_INPUT_A ; NORMAL ; Untyped ;
; CLOCK_ENABLE_INPUT_B ; NORMAL ; Untyped ;
; CLOCK_ENABLE_OUTPUT_A ; NORMAL ; Untyped ;
; CLOCK_ENABLE_OUTPUT_B ; NORMAL ; Untyped ;
; DEVICE_FAMILY ; Cyclone ; Untyped ;
; CBXI_PARAMETER ; altsyncram_7mv ; Untyped ;
+------------------------------------+----------------------------------------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".
+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in E:/altera/quartus50/Ivga/Ivga.map.eqn.
+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -