count40.v

来自「一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。」· Verilog 代码 · 共 54 行

// ************************************************************************
// ** Revision     : 1.0
// ** File name    : count40.v
// ** Module name  : count40
// ** Discription  : 本文件描述了计数器count40，
// **               
// **                
// ** Simulator    : Modlesim XE 2 V5.6a/Verilog Pro 5.6
// ** Synthesizer  : Design Analyzer
// ** Author       : wu
// ************************************************************************

module count40(clk,reset,load_enable,c,able);
   

   input clk;                 //时钟（同步），上升沿触发
   input reset;                //复位信号
   input  load_enable;         //载入使能
   output [5:0] c;                  //计数器输出的当前的计数值,最大值为6位
   reg    [5:0] c;                //c暂出寄存器
   output able;                   //给控制器的控制信号
   reg    able;     

   always @(posedge clk )
       begin
            if(!reset)
              begin
                c<=40;       //系统复位
                able<='b1;   // 
              end 
            else
              begin

                     if( (load_enable)&&(c>1)
                       begin 
                          able<='b1;
                          c<=c-1;    //倒时计数
                          
                       end 
                      
                        
                     else
                       begin
                        able<='b0;   //此时,表示此轮计数已经完毕
                        c<=40;       //当c=1时,已经把c的值传给了控制器,则
                        
                       end
              end
                
	    
		
       end
endmodule