dct_1d.v

来自「完整的jpeg encoder verilog code,DCT部分採用1991」· Verilog 代码 · 共 10 行

`timescale 1ns/10ps     

`define bw  12
module dct_1d(//input
            nrst,clk,
            dcten,idcten,
            din,cntr,
            
           //output             
            dctout,idctout  //