barrel_shifter.v

来自「完整的jpeg encoder verilog code,DCT部分採用1991」· Verilog 代码 · 共 18 行

`timescale 1ns/10ps

module barrel_shifter(inreg,shsize,outreg);

parameter REGSIZE = 32;
parameter SHIFTSIZE = 6;

input  [REGSIZE-1:0]    inreg;
input  [SHIFTSIZE -1:0] shsize;
output [REGSIZE-1:0]    outreg;
  
assign #1 outreg = inreg >>shsize;

endmodule