fa5.v

来自「完整的jpeg encoder verilog code,DCT部分採用1991」· Verilog 代码 · 共 7 行

`timescale 1ns/10ps
module FA5(x,y,s);
input x,y;
output s;

wire s=x & y;
endmodule