mymult_inst.v

来自「AGC verilog实现」· Verilog 代码 · 共 7 行

mymult	mymult_inst (
	.clock ( clock_sig ),
	.dataa ( dataa_sig ),
	.datab ( datab_sig ),
	.result ( result_sig )
	);