📄 key.v
字号:
module keyled (keyin,ledout);
input [7:0] keyin;
output [7:0] ledout;
reg [7:0] ledout_reg;
always
begin
ledout_reg=keyin;
end
assign ledout = ledout_reg;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -