fifo.fit.rpt

8*8位的先入先出（fifo）数据缓冲器的vhdl源程序

+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/experi/fifo.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/experi/fifo.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 117 / 25,660 ( < 1 % ) ;
;     -- Combinational with no register       ; 33                     ;
;     -- Register only                        ; 33                     ;
;     -- Combinational with a register        ; 51                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 60                     ;
;     -- 3 input functions                    ; 14                     ;
;     -- 2 input functions                    ; 4                      ;
;     -- 1 input functions                    ; 18                     ;
;     -- 0 input functions                    ; 21                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 117                    ;
;     -- arithmetic mode                      ; 0                      ;
;     -- qfbk mode                            ; 42                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 63                     ;
;     -- asynchronous clear/load mode         ; 8                      ;
;                                             ;                        ;
; Total LABs                                  ; 18 / 2,566 ( < 1 % )   ;
; Logic elements in carry chains              ; 0                      ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 22 / 474 ( 4 % )       ;
;     -- Clock pins                           ; 5 / 16 ( 31 % )        ;
; Global signals                              ; 3                      ;
; M512s                                       ; 0 / 224 ( 0 % )        ;
; M4Ks                                        ; 0 / 138 ( 0 % )        ;
; M-RAMs                                      ; 0 / 2 ( 0 % )          ;
; Total memory bits                           ; 0 / 1,944,576 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 1,944,576 ( 0 % )  ;
; DSP block 9-bit elements                    ; 0 / 80 ( 0 % )         ;
; Global clocks                               ; 3 / 16 ( 18 % )        ;
; Regional clocks                             ; 0 / 16 ( 0 % )         ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )          ;
; SERDES transmitters                         ; 0 / 78 ( 0 % )         ;
; SERDES receivers                            ; 0 / 78 ( 0 % )         ;
; Maximum fan-out node                        ; clk                    ;
; Maximum fan-out                             ; 84                     ;
; Total fan-out                               ; 501                    ;
; Average fan-out                             ; 3.58                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; M24   ; 5        ; 79           ; 27           ; 3           ; 84                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[0] ; E13   ; 9        ; 37           ; 47           ; 5           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[1] ; D12   ; 3        ; 33           ; 47           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[2] ; E14   ; 9        ; 37           ; 47           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[3] ; E11   ; 3        ; 31           ; 47           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[4] ; B12   ; 3        ; 33           ; 47           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[5] ; C12   ; 3        ; 33           ; 47           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[6] ; A12   ; 3        ; 33           ; 47           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; din[7] ; B11   ; 3        ; 29           ; 47           ; 5           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; rd     ; M26   ; 5        ; 79           ; 27           ; 1           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; reset  ; R26   ; 6        ; 79           ; 21           ; 2           ; 8                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; wr     ; F12   ; 9        ; 37           ; 47           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                      ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; dout[0] ; C11   ; 3        ; 25           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; dout[1] ; A10   ; 3        ; 23           ; 47           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; dout[2] ; G9    ; 3        ; 23           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;