cpu_mm_manager3.fit.rpt

利用VHDL语言描述的一个简单微处理器,可以通过修改源码来调整指令集,可以在Quartus II上直接运行和编译.

; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/2005上学期/数字系统自动设计/实验/VHDL_yuanlai/cpu_mm_manager3.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/2005上学期/数字系统自动设计/实验/VHDL_yuanlai/cpu_mm_manager3.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+--------------------------------+----------------------+
; Resource                       ; Usage                ;
+--------------------------------+----------------------+
; Logic cells                    ; 515 / 10,570 ( 4 % ) ;
; Registers                      ; 219 / 12,566 ( 1 % ) ;
; Total LABs                     ; 60 / 1,057 ( 5 % )   ;
; Logic elements in carry chains ; 16                   ;
; User inserted logic cells      ; 0                    ;
; Virtual pins                   ; 0                    ;
; I/O pins                       ; 47 / 346 ( 13 % )    ;
;     -- Clock pins              ; 4 / 16 ( 25 % )      ;
; Global signals                 ; 2                    ;
; M512s                          ; 0 / 94 ( 0 % )       ;
; M4Ks                           ; 0 / 60 ( 0 % )       ;
; M-RAMs                         ; 0 / 1 ( 0 % )        ;
; Total memory bits              ; 0 / 920,448 ( 0 % )  ;
; Total RAM block bits           ; 0 / 920,448 ( 0 % )  ;
; DSP block 9-bit elements       ; 0 / 48 ( 0 % )       ;
; Global clocks                  ; 2 / 16 ( 12 % )      ;
; Regional clocks                ; 0 / 16 ( 0 % )       ;
; Fast regional clocks           ; 0 / 8 ( 0 % )        ;
; DIFFIOCLKs                     ; 0 / 16 ( 0 % )       ;
; SERDES transmitters            ; 0 / 44 ( 0 % )       ;
; SERDES receivers               ; 0 / 44 ( 0 % )       ;
; Maximum fan-out node           ; clk                  ;
; Maximum fan-out                ; 219                  ;
; Total fan-out                  ; 2326                 ;
; Average fan-out                ; 4.13                 ;
+--------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Initial        ; B17   ; 4        ; 41           ; 31           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialAddr[0] ; C16   ; 4        ; 33           ; 31           ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialAddr[1] ; A15   ; 4        ; 29           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialAddr[2] ; L24   ; 5        ; 53           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialAddr[3] ; B15   ; 4        ; 29           ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[0] ; F21   ; 4        ; 46           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[1] ; A19   ; 4        ; 44           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[2] ; H16   ; 4        ; 33           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[3] ; A17   ; 4        ; 36           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[4] ; D17   ; 4        ; 36           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[5] ; M19   ; 5        ; 53           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[6] ; L21   ; 5        ; 53           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; InitialData[7] ; F13   ; 9        ; 25           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk            ; M24   ; 5        ; 53           ; 19           ; 3           ; 219                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; reset          ; M26   ; 5        ; 53           ; 19           ; 1           ; 208                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+