pipemult.fit.rpt

该源码实现了一个8*8位的乘法器

; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Quartus/pipemult/pipemult.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Quartus/pipemult/pipemult.pin.


+------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                      ;
+-----------------------------------------+------------------------------------------------------------------------------------------+
; Resource                                ; Usage                                                                                    ;
+-----------------------------------------+------------------------------------------------------------------------------------------+
; Total logic elements                    ; 0 / 10,570 ( 0 % )                                                                       ;
;     -- Combinational with no register   ; 0                                                                                        ;
;     -- Register only                    ; 0                                                                                        ;
;     -- Combinational with a register    ; 0                                                                                        ;
;                                         ;                                                                                          ;
; Logic element usage by number of inputs ;                                                                                          ;
;     -- 4 input functions                ; 0                                                                                        ;
;     -- 3 input functions                ; 0                                                                                        ;
;     -- 2 input functions                ; 0                                                                                        ;
;     -- 1 input functions                ; 0                                                                                        ;
;     -- 0 input functions                ; 0                                                                                        ;
;                                         ;                                                                                          ;
; Logic elements by mode                  ;                                                                                          ;
;     -- arithmetic mode                  ; 0                                                                                        ;
;     -- qfbk mode                        ; 0                                                                                        ;
;     -- register cascade mode            ; 0                                                                                        ;
;     -- synchronous clear/load mode      ; 0                                                                                        ;
;     -- asynchronous clear/load mode     ; 0                                                                                        ;
;                                         ;                                                                                          ;
; Total LABs                              ; 0 / 1,057 ( 0 % )                                                                        ;
; Logic elements in carry chains          ; 0                                                                                        ;
; User inserted logic elements            ; 0                                                                                        ;
; Virtual pins                            ; 0                                                                                        ;
; I/O pins                                ; 44 / 336 ( 13 % )                                                                        ;
;     -- Clock pins                       ; 1 / 16 ( 6 % )                                                                           ;
; Global signals                          ; 1                                                                                        ;
; M512s                                   ; 1 / 94 ( 1 % )                                                                           ;
; M4Ks                                    ; 0 / 60 ( 0 % )                                                                           ;
; M-RAMs                                  ; 0 / 1 ( 0 % )                                                                            ;
; Total memory bits                       ; 512 / 920,448 ( < 1 % )                                                                  ;
; Total RAM block bits                    ; 576 / 920,448 ( < 1 % )                                                                  ;
; DSP block 9-bit elements                ; 1 / 48 ( 2 % )                                                                           ;
; Global clocks                           ; 1 / 16 ( 6 % )                                                                           ;
; Regional clocks                         ; 0 / 16 ( 0 % )                                                                           ;
; Fast regional clocks                    ; 0 / 8 ( 0 % )                                                                            ;
; SERDES transmitters                     ; 0 / 44 ( 0 % )                                                                           ;
; SERDES receivers                        ; 0 / 44 ( 0 % )                                                                           ;
; Maximum fan-out node                    ; lpm_ram_dp0:inst1|altsyncram:altsyncram_component|altsyncram_g691:auto_generated|q_b[15] ;
; Maximum fan-out                         ; 16                                                                                       ;
; Total fan-out                           ; 47                                                                                       ;
; Average fan-out                         ; 0.98                                                                                     ;
+-----------------------------------------+------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk1         ; L2    ; 5        ; 53           ; 19           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dataa[0]     ; Y15   ; 8        ; 9            ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dataa[1]     ; R15   ; 8        ; 12           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dataa[2]     ; W16   ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;