counter_7seg.fit.rpt

带分频器的bcd计数电路设计

; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Quartus/counter_7seg/counter_7seg.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Quartus/counter_7seg/counter_7seg.pin.


+-----------------------------------------------------------------+
; Fitter Resource Usage Summary                                   ;
+-----------------------------------------+-----------------------+
; Resource                                ; Usage                 ;
+-----------------------------------------+-----------------------+
; Total logic elements                    ; 81 / 10,570 ( < 1 % ) ;
;     -- Combinational with no register   ; 46                    ;
;     -- Register only                    ; 8                     ;
;     -- Combinational with a register    ; 27                    ;
;                                         ;                       ;
; Logic element usage by number of inputs ;                       ;
;     -- 4 input functions                ; 28                    ;
;     -- 3 input functions                ; 2                     ;
;     -- 2 input functions                ; 37                    ;
;     -- 1 input functions                ; 10                    ;
;     -- 0 input functions                ; 0                     ;
;                                         ;                       ;
; Logic elements by mode                  ;                       ;
;     -- arithmetic mode                  ; 24                    ;
;     -- qfbk mode                        ; 6                     ;
;     -- register cascade mode            ; 0                     ;
;     -- synchronous clear/load mode      ; 10                    ;
;     -- asynchronous clear/load mode     ; 9                     ;
;                                         ;                       ;
; Total LABs                              ; 12 / 1,057 ( 1 % )    ;
; Logic elements in carry chains          ; 26                    ;
; User inserted logic elements            ; 0                     ;
; Virtual pins                            ; 0                     ;
; I/O pins                                ; 17 / 427 ( 3 % )      ;
;     -- Clock pins                       ; 1 / 16 ( 6 % )        ;
; Global signals                          ; 4                     ;
; M512s                                   ; 0 / 94 ( 0 % )        ;
; M4Ks                                    ; 0 / 60 ( 0 % )        ;
; M-RAMs                                  ; 0 / 1 ( 0 % )         ;
; Total memory bits                       ; 0 / 920,448 ( 0 % )   ;
; Total RAM block bits                    ; 0 / 920,448 ( 0 % )   ;
; DSP block 9-bit elements                ; 0 / 48 ( 0 % )        ;
; Global clocks                           ; 4 / 16 ( 25 % )       ;
; Regional clocks                         ; 0 / 16 ( 0 % )        ;
; Fast regional clocks                    ; 0 / 8 ( 0 % )         ;
; SERDES transmitters                     ; 0 / 44 ( 0 % )        ;
; SERDES receivers                        ; 0 / 44 ( 0 % )        ;
; Maximum fan-out node                    ; clk                   ;
; Maximum fan-out                         ; 16                    ;
; Total fan-out                           ; 284                   ;
; Average fan-out                         ; 2.87                  ;
+-----------------------------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; K17   ; 3        ; 21           ; 31           ; 2           ; 16                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clr  ; W5    ; 6        ; 53           ; 1            ; 1           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; cn      ; G19   ; 3        ; 12           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; high[0] ; E19   ; 3        ; 12           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[1] ; C19   ; 3        ; 12           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[2] ; B19   ; 3        ; 12           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[3] ; A19   ; 3        ; 17           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[4] ; D18   ; 3        ; 17           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[5] ; C18   ; 3        ; 17           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; high[6] ; A18   ; 3        ; 19           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; low[0]  ; C21   ; 3        ; 7            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;