scan_disp.v

来自「用verlog HDL写的电子日历,可以显示年,月,日和时间,具有闹铃的功能」· Verilog 代码 · 共 12 行

/* 数码管扫描显示子模块，当设置计数初值时选择了某对象后，所对应的数码管闪烁点亮 */
module scan_disp(clk,clk_4Hz,disp_mode,sel,sec,min,hour,week,day,mon,year,amin,ahour,scan_data,scan_en);
  input clk,clk_4Hz;       // Tclk=1ms，clk_4Hz作为数码管闪烁显示的时钟
  input[1:0] disp_mode;    // 来自route子模块，选择显示的信号（时间、日期、星期或闹钟定时）
  input[1:0] sel;		   // 来自route子模块，选择显示不同的对象（如时间中的小时或分钟或秒，日期中的年或月或日）
  input[7:0] sec,min,hour; // 秒、分、时输入信号，来自fdiv_cnt.gdf
  input[3:0] week;         // 星期输入信号，来自fdiv_cnt.gdf
  input[7:0] day,mon,year; // 日、月、年输入信号，来自fdiv_cnt.gdf
  input[7:0] amin,ahour;   // 闹钟定时的分、小时输入信号，来自alarm.v

  output[3:0] scan_data;   // 驱动数码管的数据信号
  output[6:1] scan_en;     // 串行扫描控制信号，分别驱动各数码管共阴极引脚SC6~SC1，高有