📄 unicntr.fit.rpt
字号:
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name ; Fan-Out ;
+-------------+-------------------+
; int_reg[0] ; 19 ;
; int_reg[1] ; 17 ;
; int_reg[2] ; 17 ;
; mode[2] ; 15 ;
; mode[1] ; 15 ;
; mode[0] ; 15 ;
; int_reg[4] ; 14 ;
; int_reg[5] ; 13 ;
; int_reg[3] ; 11 ;
; int_reg[6] ; 10 ;
; int_reg[7] ; 5 ;
; datain[5] ; 2 ;
; datain[4] ; 2 ;
; datain[3] ; 2 ;
; datain[7] ; 1 ;
; datain[6] ; 1 ;
; datain[2] ; 1 ;
; datain[1] ; 1 ;
; datain[0] ; 1 ;
; serinr ; 1 ;
; serinl ; 1 ;
; Mux~3127 ; 1 ;
; Mux~3122 ; 1 ;
; Mux~3117 ; 1 ;
; Mux~3112 ; 1 ;
; Mux~3107 ; 1 ;
; Mux~3101 ; 1 ;
; Mux~3095 ; 1 ;
; Mux~3049 ; 1 ;
; Mux~3048 ; 1 ;
; det_zero~18 ; 1 ;
; Mux~3041 ; 1 ;
; Mux~3040 ; 1 ;
+-------------+-------------------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 21 / 72 ( 29 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 8.00) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 0 ;
; 15 ; 0 ;
; 16 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------------+
; Parallel Expander ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0 ; 0 ;
; 1 ; 7 ;
+--------------------------+------------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 2.00) ; Number of LABs (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
+-------------------------------------------------+-----------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; A ; LC16 ; clock, Mux~3095, int_reg[7], mode[1], mode[2], mode[0], serinr, int_reg[6], Mux~3040, Mux~3041, int_reg[1] ; int_reg[7], det_zero~18, dataout[7], int_reg[6], Mux~3095 ;
; A ; LC8 ; int_reg[7], int_reg[3], int_reg[2], int_reg[0], int_reg[1], int_reg[6], int_reg[4], int_reg[5] ; termcnt ;
; A ; LC14 ; clock, Mux~3101, int_reg[6], mode[1], mode[2], mode[0], int_reg[7], int_reg[5], Mux~3048, Mux~3049, int_reg[1] ; Mux~3040, Mux~3041, int_reg[7], det_zero~18, int_reg[6], dataout[6], int_reg[5], Mux~3095, Mux~3101, Mux~3107 ;
; A ; LC12 ; clock, Mux~3107, mode[1], int_reg[4], mode[0], int_reg[5], mode[2], int_reg[6], datain[5], int_reg[3], int_reg[2], int_reg[0], int_reg[1] ; Mux~3040, Mux~3041, det_zero~18, Mux~3048, Mux~3049, int_reg[6], int_reg[5], dataout[5], int_reg[4], Mux~3095, Mux~3101, Mux~3107, Mux~3112 ;
; A ; LC10 ; clock, Mux~3112, mode[1], int_reg[3], mode[0], int_reg[4], mode[2], int_reg[5], datain[4], int_reg[2], int_reg[0], int_reg[1] ; Mux~3040, Mux~3041, det_zero~18, Mux~3048, Mux~3049, int_reg[5], int_reg[4], dataout[4], int_reg[3], Mux~3095, Mux~3101, Mux~3107, Mux~3112, Mux~3117 ;
; A ; LC7 ; clock, Mux~3117, mode[1], int_reg[2], mode[0], int_reg[3], mode[2], int_reg[4], datain[3], int_reg[0], int_reg[1] ; det_zero~18, int_reg[5], int_reg[4], int_reg[3], dataout[3], int_reg[2], Mux~3095, Mux~3101, Mux~3107, Mux~3112, Mux~3117 ;
; A ; LC5 ; clock, Mux~3122, int_reg[0], int_reg[2], mode[1], mode[0], int_reg[1], mode[2], int_reg[3] ; Mux~3040, Mux~3041, det_zero~18, Mux~3048, Mux~3049, int_reg[5], int_reg[4], int_reg[3], int_reg[2], dataout[2], int_reg[1], Mux~3095, Mux~3101, Mux~3107, Mux~3112, Mux~3117, Mux~3122 ;
; A ; LC2 ; clock, Mux~3127, int_reg[1], mode[2], mode[1], int_reg[0], mode[0], int_reg[2] ; int_reg[7], det_zero~18, int_reg[6], int_reg[5], int_reg[4], int_reg[3], int_reg[2], int_reg[1], dataout[1], int_reg[0], Mux~3095, Mux~3101, Mux~3107, Mux~3112, Mux~3117, Mux~3122, Mux~3127 ;
; A ; LC3 ; clock, serinl, mode[0], mode[1], mode[2], datain[0], int_reg[1], int_reg[0] ; Mux~3040, Mux~3041, det_zero~18, Mux~3048, Mux~3049, int_reg[5], int_reg[4], int_reg[3], int_reg[2], int_reg[1], int_reg[0], dataout[0], Mux~3095, Mux~3101, Mux~3107, Mux~3112, Mux~3117, Mux~3122, Mux~3127 ;
; A ; LC15 ; int_reg[7], mode[1], int_reg[3], int_reg[1], int_reg[6], mode[0], int_reg[5], int_reg[4], int_reg[2], int_reg[0], mode[2], datain[7] ; int_reg[7] ;
; A ; LC13 ; int_reg[6], mode[1], int_reg[3], int_reg[1], int_reg[5], mode[0], int_reg[4], int_reg[2], int_reg[0], mode[2], datain[6] ; int_reg[6] ;
; A ; LC11 ; mode[1], int_reg[4], int_reg[3], mode[0], mode[2], int_reg[2], int_reg[0], int_reg[1], datain[5], int_reg[5], int_reg[6] ; int_reg[5] ;
; A ; LC9 ; mode[1], int_reg[3], int_reg[2], mode[0], mode[2], int_reg[0], int_reg[1], datain[4], int_reg[4], int_reg[5] ; int_reg[4] ;
; A ; LC6 ; mode[1], int_reg[2], int_reg[0], mode[0], mode[2], int_reg[1], datain[3], int_reg[3], int_reg[4] ; int_reg[3] ;
; A ; LC4 ; int_reg[2], mode[1], mode[0], int_reg[1], int_reg[0], mode[2], datain[2] ; int_reg[2] ;
; A ; LC1 ; int_reg[1], mode[2], mode[1], int_reg[0], mode[0], datain[1] ; int_reg[1] ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 5.0 Build 148 04/26/2005 SJ Web Edition
Info: Processing started: Mon Mar 13 09:27:16 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off unicntr -c unicntr
Info: Selected device EPM7032SLC44-5 for design "unicntr"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Mon Mar 13 09:27:20 2006
Info: Elapsed time: 00:00:06
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -