standard.pin

这个是基于NIOS II的FPGA平台的一个CF卡的接口模块

RESERVED_INPUT               : L24       :        :                   :         : 5         :                
RESERVED_INPUT               : L25       :        :                   :         : 5         :                
VCCIO5                       : L26       : power  :                   : 3.3V    : 5         :                
GND                          : M1        : gnd    :                   :         :           :                
bw_n_to_the_ext_ssram[1]     : M2        : output : LVTTL             :         : 2         : Y              
bw_n_to_the_ext_ssram[0]     : M3        : output : LVTTL             :         : 2         : Y              
bw_n_to_the_ext_ssram[2]     : M4        : output : LVTTL             :         : 2         : Y              
bw_n_to_the_ext_ssram[3]     : M5        : output : LVTTL             :         : 2         : Y              
altera_reserved_tck          : M6        : input  : LVTTL             :         : 2         : N              
altera_reserved_tdo          : M7        : output : LVTTL             :         : 2         : N              
altera_reserved_tdi          : M8        : input  : LVTTL             :         : 2         : N              
VCCIO2                       : M9        : power  :                   : 3.3V    : 2         :                
VCCINT                       : M10       : power  :                   : 1.2V    :           :                
VCCINT                       : M11       : power  :                   : 1.2V    :           :                
GND                          : M12       : gnd    :                   :         :           :                
GND                          : M13       : gnd    :                   :         :           :                
GND                          : M14       : gnd    :                   :         :           :                
GND                          : M15       : gnd    :                   :         :           :                
VCCINT                       : M16       : power  :                   : 1.2V    :           :                
VCCINT                       : M17       : power  :                   : 1.2V    :           :                
VCCIO5                       : M18       : power  :                   : 3.3V    : 5         :                
RESERVED_INPUT               : M19       :        :                   :         : 5         :                
RESERVED_INPUT               : M20       :        :                   :         : 5         :                
cf_addr[0]                   : M21       : output : LVTTL             :         : 5         : Y              
RESERVED_INPUT               : M22       :        :                   :         : 5         :                
RESERVED_INPUT               : M23       :        :                   :         : 5         :                
RESERVED_INPUT               : M24       :        :                   :         : 5         :                
RESERVED_INPUT               : M25       :        :                   :         : 5         :                
GND                          : M26       : gnd    :                   :         :           :                
GND+                         : N1        :        :                   :         : 2         :                
sram_clkin                   : N2        : input  : LVTTL             :         : 2         : Y              
DATA0                        : N3        : input  :                   :         : 2         :                
nCE                          : N4        :        :                   :         : 2         :                
VCCIO2                       : N5        : power  :                   : 3.3V    : 2         :                
DCLK                         : N6        :        :                   :         : 2         :                
nCONFIG                      : N7        :        :                   :         : 2         :                
GND                          : N8        : gnd    :                   :         :           :                
data_to_and_from_the_ext_ssram[4] : N9        : bidir  : LVTTL             :         : 2         : Y              
VCCINT                       : N10       : power  :                   : 1.2V    :           :                
GND                          : N11       : gnd    :                   :         :           :                
GND                          : N12       : gnd    :                   :         :           :                
GND                          : N13       : gnd    :                   :         :           :                
GND                          : N14       : gnd    :                   :         :           :                
GND                          : N15       : gnd    :                   :         :           :                
GND                          : N16       : gnd    :                   :         :           :                
VCCINT                       : N17       : power  :                   : 1.2V    :           :                
cf_data[11]                  : N18       : bidir  : LVTTL             :         : 5         : Y              
GND                          : N19       : gnd    :                   :         :           :                
RESERVED_INPUT               : N20       :        :                   :         : 5         :                
NC                           : N21       :        :                   :         :           :                
VCCIO5                       : N22       : power  :                   : 3.3V    : 5         :                
RESERVED_INPUT               : N23       :        :                   :         : 5         :                
RESERVED_INPUT               : N24       :        :                   :         : 5         :                
GND+                         : N25       :        :                   :         : 5         :                
GND+                         : N26       :        :                   :         : 5         :                
GND+                         : P1        :        :                   :         : 1         :                
GND+                         : P2        :        :                   :         : 1         :                
ddr_dqs[0]                   : P3        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_a[6]                     : P4        : output : SSTL-2 Class II   :         : 1         : Y              
VCCIO1                       : P5        : power  :                   : 2.5V    : 1         :                
ddr_dq[4]                    : P6        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_dq[3]                    : P7        : bidir  : SSTL-2 Class II   :         : 1         : Y              
GND                          : P8        : gnd    :                   :         :           :                
data_to_and_from_the_ext_ssram[5] : P9        : bidir  : LVTTL             :         : 2         : Y              
VCCINT                       : P10       : power  :                   : 1.2V    :           :                
GND                          : P11       : gnd    :                   :         :           :                
GND                          : P12       : gnd    :                   :         :           :                
GND                          : P13       : gnd    :                   :         :           :                
GND                          : P14       : gnd    :                   :         :           :                
GND                          : P15       : gnd    :                   :         :           :                
GND                          : P16       : gnd    :                   :         :           :                
RESERVED_INPUT               : P17       :        :                   :         : 6         :                
cf_data[3]                   : P18       : bidir  : LVTTL             :         : 5         : Y              
GND                          : P19       : gnd    :                   :         :           :                
MSEL0                        : P20       :        :                   :         : 6         :                
MSEL1                        : P21       :        :                   :         : 6         :                
VCCIO6                       : P22       : power  :                   : 3.3V    : 6         :                
RESERVED_INPUT               : P23       :        :                   :         : 6         :                
RESERVED_INPUT               : P24       :        :                   :         : 6         :                
GND+                         : P25       :        :                   :         : 6         :                
GND+                         : P26       :        :                   :         : 6         :                
GND                          : R1        : gnd    :                   :         :           :                
ddr_dq[0]                    : R2        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_dq[1]                    : R3        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_dq[2]                    : R4        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_a[4]                     : R5        : output : SSTL-2 Class II   :         : 1         : Y              
ddr_dq[7]                    : R6        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_cke[0]                   : R7        : output : SSTL-2 Class II   :         : 1         : Y              
ddr_a[2]                     : R8        : output : SSTL-2 Class II   :         : 1         : Y              
VCCIO1                       : R9        : power  :                   : 2.5V    : 1         :                
VCCINT                       : R10       : power  :                   : 1.2V    :           :                
VCCINT                       : R11       : power  :                   : 1.2V    :           :                
GND                          : R12       : gnd    :                   :         :           :                
GND                          : R13       : gnd    :                   :         :           :                
GND                          : R14       : gnd    :                   :         :           :                
GND                          : R15       : gnd    :                   :         :           :                
VCCINT                       : R16       : power  :                   : 1.2V    :           :                
cf_cs_n[0]                   : R17       : output : LVTTL             :         : 6         : Y              
VCCIO6                       : R18       : power  :                   : 3.3V    : 6         :                
cf_addr[8]                   : R19       : output : LVTTL             :         : 6         : Y              
RESERVED_INPUT               : R20       :        :                   :         : 6         :                
GND                          : R21       : gnd    :                   :         :           :                
nSTATUS                      : R22       :        :                   :         : 6         :                
CONF_DONE                    : R23       :        :                   :         : 6         :                
RESERVED_INPUT               : R24       :        :                   :         : 6         :                
RESERVED_INPUT               : R25       :        :                   :         : 6         :                
GND                          : R26       : gnd    :                   :         :           :                
VCCIO1                       : T1        : power  :                   : 2.5V    : 1         :                
ddr_dq[5]                    : T2        : bidir  : SSTL-2 Class II   :         : 1         : Y              
ddr_dq[6]                    : T3        : bidir  : SSTL-2 Class II   :         : 1         : Y              
VREFB1N0                     : T4        :        :                   : 1.25V   : 1         :                
GND                          : T5        : gnd    :                   :         :           :                
ddr_a[0]                     : T6        : output : SSTL-2 Class II   :         : 1         : Y              
RESERVED_INPUT               : T7        :        :                   :         : 1         :                
ddr_a[9]                     : T8        : output : SSTL-2 Class II   :         : 1         : Y              
ddr_a[8]                     : T9        : output : SSTL-2 Class II   :         : 1         : Y              
ddr_a[11]                    : T10       : output : SSTL-2 Class II   :         : 1         : Y              
VCCINT                       : T11       : power  :                   : 1.2V    :           :                
GND                          : T12       : gnd    :                   :         :           :                
GND                          : T13       : gnd    :                   :         :           :