concat.ref

openaccess与verilog互相转化时所用的源代码

******************************************************************************
* No Explode, No EMH
******************************************************************************
Contents of concat_design.simple.netlist
    Contents of TOP module simple
            Term: 'a[1:0]' (ModBusTerm)
        	TermType:	inputOutput
        	NumBits:	2
        	Net:		'a[1:0]'
        	Position:	0
            Net: 'a[1:0]' (ModBusNet)
            Net: 'a[1]' (ModBusNetBit)
                Equiv:	b
            Net: 'a[0]' (ModBusNetBit)
                Equiv:	c
            Net: 'b' (ModScalarNet)
                Equiv:	a[1]
            Net: 'c' (ModScalarNet)
                Equiv:	a[0]
            Net: 'b,c' (ModBundleNet)



Contents of concat_design.multi.netlist
    Contents of TOP module multi
            Term: 'a[31:0]' (ModBusTerm)
        	TermType:	inputOutput
        	NumBits:	32
        	Net:		'a[31:0]'
        	Position:	0
            Net: 'a[31:0]' (ModBusNet)
            Net: 'a[31]' (ModBusNetBit)
                Equiv:	a[27], a[23], a[19], a[15], a[11], a[7], a[3], b[3]
            Net: 'a[30]' (ModBusNetBit)
                Equiv:	a[26], a[22], a[18], a[14], a[10], a[6], a[2], b[2]
            Net: 'a[29]' (ModBusNetBit)
                Equiv:	a[25], a[21], a[17], a[13], a[9], a[5], a[1], b[1]
            Net: 'a[28]' (ModBusNetBit)
                Equiv:	a[24], a[20], a[16], a[12], a[8], a[4], a[0], b[0]
            Net: 'a[27]' (ModBusNetBit)
                Equiv:	a[23], a[19], a[15], a[11], a[7], a[3], b[3], a[31]
            Net: 'a[26]' (ModBusNetBit)
                Equiv:	a[22], a[18], a[14], a[10], a[6], a[2], b[2], a[30]
            Net: 'a[25]' (ModBusNetBit)
                Equiv:	a[21], a[17], a[13], a[9], a[5], a[1], b[1], a[29]
            Net: 'a[24]' (ModBusNetBit)
                Equiv:	a[20], a[16], a[12], a[8], a[4], a[0], b[0], a[28]
            Net: 'a[23]' (ModBusNetBit)
                Equiv:	a[19], a[15], a[11], a[7], a[3], b[3], a[31], a[27]
            Net: 'a[22]' (ModBusNetBit)
                Equiv:	a[18], a[14], a[10], a[6], a[2], b[2], a[30], a[26]
            Net: 'a[21]' (ModBusNetBit)
                Equiv:	a[17], a[13], a[9], a[5], a[1], b[1], a[29], a[25]
            Net: 'a[20]' (ModBusNetBit)
                Equiv:	a[16], a[12], a[8], a[4], a[0], b[0], a[28], a[24]
            Net: 'a[19]' (ModBusNetBit)
                Equiv:	a[15], a[11], a[7], a[3], b[3], a[31], a[27], a[23]
            Net: 'a[18]' (ModBusNetBit)
                Equiv:	a[14], a[10], a[6], a[2], b[2], a[30], a[26], a[22]
            Net: 'a[17]' (ModBusNetBit)
                Equiv:	a[13], a[9], a[5], a[1], b[1], a[29], a[25], a[21]
            Net: 'a[16]' (ModBusNetBit)
                Equiv:	a[12], a[8], a[4], a[0], b[0], a[28], a[24], a[20]
            Net: 'a[15]' (ModBusNetBit)
                Equiv:	a[11], a[7], a[3], b[3], a[31], a[27], a[23], a[19]
            Net: 'a[14]' (ModBusNetBit)
                Equiv:	a[10], a[6], a[2], b[2], a[30], a[26], a[22], a[18]
            Net: 'a[13]' (ModBusNetBit)
                Equiv:	a[9], a[5], a[1], b[1], a[29], a[25], a[21], a[17]
            Net: 'a[12]' (ModBusNetBit)
                Equiv:	a[8], a[4], a[0], b[0], a[28], a[24], a[20], a[16]
            Net: 'a[11]' (ModBusNetBit)
                Equiv:	a[7], a[3], b[3], a[31], a[27], a[23], a[19], a[15]
            Net: 'a[10]' (ModBusNetBit)
                Equiv:	a[6], a[2], b[2], a[30], a[26], a[22], a[18], a[14]
            Net: 'a[9]' (ModBusNetBit)
                Equiv:	a[5], a[1], b[1], a[29], a[25], a[21], a[17], a[13]
            Net: 'a[8]' (ModBusNetBit)
                Equiv:	a[4], a[0], b[0], a[28], a[24], a[20], a[16], a[12]
            Net: 'a[7]' (ModBusNetBit)
                Equiv:	a[3], b[3], a[31], a[27], a[23], a[19], a[15], a[11]
            Net: 'a[6]' (ModBusNetBit)
                Equiv:	a[2], b[2], a[30], a[26], a[22], a[18], a[14], a[10]
            Net: 'a[5]' (ModBusNetBit)
                Equiv:	a[1], b[1], a[29], a[25], a[21], a[17], a[13], a[9]
            Net: 'a[4]' (ModBusNetBit)
                Equiv:	a[0], b[0], a[28], a[24], a[20], a[16], a[12], a[8]
            Net: 'a[3]' (ModBusNetBit)
                Equiv:	b[3], a[31], a[27], a[23], a[19], a[15], a[11], a[7]
            Net: 'a[2]' (ModBusNetBit)
                Equiv:	b[2], a[30], a[26], a[22], a[18], a[14], a[10], a[6]
            Net: 'a[1]' (ModBusNetBit)
                Equiv:	b[1], a[29], a[25], a[21], a[17], a[13], a[9], a[5]
            Net: 'a[0]' (ModBusNetBit)
                Equiv:	b[0], a[28], a[24], a[20], a[16], a[12], a[8], a[4]
            Net: 'b[3:0]' (ModBusNet)
            Net: 'b[3]' (ModBusNetBit)
                Equiv:	a[31], a[27], a[23], a[19], a[15], a[11], a[7], a[3]