附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,免去繁杂的手动操作,是创建这个仿真库最简洁的方法之一
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
usb-vhdl_and_verilog.rar
248.5 KB
包内组件
2
FILE
pci-verilog.rar
421.4 KB
包内组件