📄 outoptions.ref
字号:
// Verilog file for cell "top" view "netlist" // Language Version: custom // **************************************************************// Module top of outOptionsLib.top.netlist// **************************************************************module top (); wire a; wire b; leaf1 I4 ( .in(a), .out(b)); leaf2 I5 ( .in(a), .out(b));endmodule // top// This file contains the Verilog leaf cells for outOptionsLib.top.netlist// Language Version: custom // **************************************************************// Module leaf1 of leafLib.leaf1.abstract// **************************************************************module leaf1 ( in, out); input in; output out;endmodule // leaf1// **************************************************************// Module leaf2 of leafLib.leaf2.abstract// **************************************************************module leaf2 ( in, out); input in; output out;endmodule // leaf2
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -