exp1-1.v

verilog大量源程序

/*  AND_G2  */
module	AND_G2	( A, B, F );
input	A, B;			//输入信号定义
output	F;			//输出信号定义
	and	U1	( F, A, B );
endmodule