dds.fit.rpt

程序用VHDL实现： 频率合成

+-----------------------------------+
; All Package Pins                  ;
+------------------------------------
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND_INT    ;              ;
; 7     ; OUT_S[7]   ; LVTTL/LVCMOS ;
; 8     ; FREQ[0]    ; LVTTL/LVCMOS ;
; 9     ; FREQ[1]    ; LVTTL/LVCMOS ;
; 10    ; FREQ[2]    ; LVTTL/LVCMOS ;
; 11    ; FREQ[9]    ; LVTTL/LVCMOS ;
; 12    ; FREQ[3]    ; LVTTL/LVCMOS ;
; 13    ; FREQ[4]    ; LVTTL/LVCMOS ;
; 14    ; PHASE[5]   ; LVTTL/LVCMOS ;
; 15    ; GND_INT    ;              ;
; 16    ; VCC_INT    ;              ;
; 17    ; FREQ[5]    ; LVTTL/LVCMOS ;
; 18    ; FREQ[6]    ; LVTTL/LVCMOS ;
; 19    ; FREQ[7]    ; LVTTL/LVCMOS ;
; 20    ; OUT_C[8]   ; LVTTL/LVCMOS ;
; 21    ; OUT_S[9]   ; LVTTL/LVCMOS ;
; 22    ; OUT_S[2]   ; LVTTL/LVCMOS ;
; 23    ; OUT_S[0]   ; LVTTL/LVCMOS ;
; 24    ; VCC_IO     ;              ;
; 25    ; GND_INT    ;              ;
; 26    ; OUT_S[5]   ; LVTTL/LVCMOS ;
; 27    ; OUT_S[4]   ; LVTTL/LVCMOS ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; OUT_C[0]   ; LVTTL/LVCMOS ;
; 31    ; OUT_C[1]   ; LVTTL/LVCMOS ;
; 32    ; OUT_C[2]   ; LVTTL/LVCMOS ;
; 33    ; OUT_C[3]   ; LVTTL/LVCMOS ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; OUT_C[4]   ; LVTTL/LVCMOS ;
; 37    ; OUT_C[5]   ; LVTTL/LVCMOS ;
; 38    ; OUT_C[6]   ; LVTTL/LVCMOS ;
; 39    ; OUT_C[7]   ; LVTTL/LVCMOS ;
; 40    ; GND_INT    ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; VCC_INT    ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; VCC_CKLK   ;              ;
; 54    ; CLK        ; LVTTL/LVCMOS ;
; 55    ; PHASE[3]   ; LVTTL/LVCMOS ;
; 56    ; PHASE[1]   ; LVTTL/LVCMOS ;
; 57    ; GND_CKLK   ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; FREQ[8]    ; LVTTL/LVCMOS ;
; 66    ; GND_INT    ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND_INT    ;              ;
; 85    ; VCC_INT    ;              ;
; 86    ; OUT_S[6]   ; LVTTL/LVCMOS ;
; 87    ; OUT_S[3]   ; LVTTL/LVCMOS ;
; 88    ; OUT_S[1]   ; LVTTL/LVCMOS ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; GND*       ;              ;
; 92    ; OUT_C[9]   ; LVTTL/LVCMOS ;
; 93    ; GND_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; PHASE[4]   ; LVTTL/LVCMOS ;
; 96    ; PHASE[6]   ; LVTTL/LVCMOS ;
; 97    ; PHASE[7]   ; LVTTL/LVCMOS ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; OUT_S[8]   ; LVTTL/LVCMOS ;
; 102   ; GND*       ;              ;
; 103   ; VCC_INT    ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; PHASE[8]   ; LVTTL/LVCMOS ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; VCC_IO     ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND_INT    ;              ;
; 124   ; PHASE[0]   ; LVTTL/LVCMOS ;
; 125   ; PHASE[2]   ; LVTTL/LVCMOS ;
; 126   ; PHASE[9]   ; LVTTL/LVCMOS ;
; 127   ; VCC_INT    ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_INT    ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND_INT    ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
+-------+------------+--------------+


+-----------------------------------------------+
; Control Signals                               ;
+------------------------------------------------
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+------+-------+---------+-------+--------------+
; CLK  ; 54    ; 50      ; Clock ; Pin          ;
+------+-------+---------+-------+--------------+


+-------------------------------------+
; Global & Other Fast Signals         ;
+--------------------------------------
; Name     ; Pin # ; Fan-Out ; Global ;
+----------+-------+---------+--------+
; CLK      ; 54    ; 50      ; yes    ;
; PHASE[9] ; 126   ; 1       ; no     ;
; PHASE[0] ; 124   ; 1       ; no     ;
; PHASE[1] ; 56    ; 1       ; no     ;
; PHASE[2] ; 125   ; 1       ; no     ;
; PHASE[3] ; 55    ; 1       ; no     ;
+----------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+