step_motor.tan.rpt

步进电机控制器,控制电机的VHDL源程序

; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; f               ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'f'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                           ; To                              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; clk_scan                        ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; clk_scan                        ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; clk_scan                        ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; clk_scan                        ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[1]                        ; clk_scan                        ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; lpm_counter:d_ff_rtl_0|dffs[0]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; lpm_counter:d_ff_rtl_0|dffs[0]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; lpm_counter:d_ff_rtl_0|dffs[0]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; lpm_counter:d_ff_rtl_0|dffs[0]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[1]                        ; lpm_counter:d_ff_rtl_0|dffs[0]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; lpm_counter:d_ff_rtl_0|dffs[1]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; lpm_counter:d_ff_rtl_0|dffs[1]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; lpm_counter:d_ff_rtl_0|dffs[1]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; lpm_counter:d_ff_rtl_0|dffs[1]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[1]                        ; lpm_counter:d_ff_rtl_0|dffs[1]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; lpm_counter:d_ff_rtl_0|dffs[2]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; lpm_counter:d_ff_rtl_0|dffs[2]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; lpm_counter:d_ff_rtl_0|dffs[2]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; lpm_counter:d_ff_rtl_0|dffs[2]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[1]                        ; lpm_counter:d_ff_rtl_0|dffs[2]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; lpm_counter:d_ff_rtl_0|dffs[3]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; lpm_counter:d_ff_rtl_0|dffs[3]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; lpm_counter:d_ff_rtl_0|dffs[3]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; lpm_counter:d_ff_rtl_0|dffs[3]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[1]                        ; lpm_counter:d_ff_rtl_0|dffs[3]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[5]                        ; lpm_counter:d_ff_rtl_0|dffs[4]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[4]                        ; lpm_counter:d_ff_rtl_0|dffs[4]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[3]                        ; lpm_counter:d_ff_rtl_0|dffs[4]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 25.64 MHz ( period = 39.000 ns )                    ; comp[2]                        ; lpm_counter:d_ff_rtl_0|dffs[4]  ; f          ; f        ; None                        ; None                      ; 25.000 ns               ;