pulse.fit.rpt

用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-

+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/MD/vhd/alter/pulse_change/pulse.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/MD/vhd/alter/pulse_change/pulse.pin.


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+--------------------------------+-----------------------+
; Resource                       ; Usage                 ;
+--------------------------------+-----------------------+
; Logic cells                    ; 35 / 10,570 ( < 1 % ) ;
; Registers                      ; 9 / 12,506 ( < 1 % )  ;
; Total LABs                     ; 4 / 1,057 ( < 1 % )   ;
; Logic elements in carry chains ; 0                     ;
; User inserted logic cells      ; 0                     ;
; Virtual pins                   ; 0                     ;
; I/O pins                       ; 14 / 336 ( 4 % )      ;
;     -- Clock pins              ; 3 / 16 ( 18 % )       ;
; Global signals                 ; 1                     ;
; M512s                          ; 0 / 94 ( 0 % )        ;
; M4Ks                           ; 0 / 60 ( 0 % )        ;
; M-RAMs                         ; 0 / 1 ( 0 % )         ;
; Total memory bits              ; 0 / 920,448 ( 0 % )   ;
; Total RAM block bits           ; 0 / 920,448 ( 0 % )   ;
; DSP block 9-bit elements       ; 0 / 48 ( 0 % )        ;
; Global clocks                  ; 1 / 16 ( 6 % )        ;
; Regional clocks                ; 0 / 16 ( 0 % )        ;
; Fast regional clocks           ; 0 / 8 ( 0 % )         ;
; DIFFIOCLKs                     ; 0 / 16 ( 0 % )        ;
; SERDES transmitters            ; 0 / 44 ( 0 % )        ;
; SERDES receivers               ; 0 / 44 ( 0 % )        ;
; Maximum fan-out node           ; b                     ;
; Maximum fan-out                ; 10                    ;
; Total fan-out                  ; 137                   ;
; Average fan-out                ; 2.74                  ;
+--------------------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; L2    ; 5        ; 53           ; 19           ; 3           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[0] ; D12   ; 9        ; 25           ; 31           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[1] ; K8    ; 4        ; 33           ; 31           ; 5           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[2] ; B11   ; 4        ; 29           ; 31           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[3] ; C12   ; 9        ; 25           ; 31           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[4] ; C13   ; 9        ; 25           ; 31           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; f[5] ; A11   ; 4        ; 29           ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[0] ; F10   ; 4        ; 33           ; 31           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[1] ; K10   ; 4        ; 31           ; 31           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[2] ; G9    ; 4        ; 31           ; 31           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[3] ; J8    ; 4        ; 33           ; 31           ; 4           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[4] ; H10   ; 4        ; 33           ; 31           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; z[5] ; J9    ; 4        ; 33           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                     ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; q    ; L7    ; 4        ; 36           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 29 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 51 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 11 / 52 ( 21 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 29 ( 3 % )   ; 3.3V          ; --           ;