adder.txt

来自「加法器（使用verilog编写的）,虽然简单」· 文本 代码 · 共 7 行

module adder(a,b,cin,out,cout);
input[4:1]a,b;
input cin;  //进位输入
output[4:1]out;
output cout; //输出进位
assign {cout,out}=a+b+cin;
endmodule