vz_ver4.ctl

该工程文件实现ARM系统中CPLD的逻辑工作

DEVICE_OPTIONS: XC9536XL-10-VQ44
DT_SYNTHESIS:TRUE
MC9500_INPUT_LIMIT:54
GSR_OPT:TRUE
FASTCLOCK_OPT:TRUE
FOE_OPT:TRUE
MC9500_PTERM_LIMIT:25
TIMING_OPT:TRUE
LOWPWR:STD
SLEW:FAST
DRIVE_UNUSED_IO:FALSE
IGNORE_PIN_ASSIGNMENT:FALSE
IGNORE_TSPEC:FALSE
MULTI_LEVEL_LOGIC_OPTIMIZATION:TRUE