fifoasi.pin

主要完成数字电视前端信号处理和缓冲作用的verilog源代码

GND*                         : D15       :        :                   :         : 3         :                
GND*                         : D16       :        :                   :         : 3         :                
GND*                         : D17       :        :                   :         : 3         :                
GND*                         : D18       :        :                   :         : 3         :                
VCCIO1                       : E1        : power  :                   : 3.3V    : 1         :                
GND*                         : E2        :        :                   :         : 1         :                
GND*                         : E3        :        :                   :         : 1         :                
GND*                         : E4        :        :                   :         : 1         :                
GND*                         : E5        :        :                   :         : 1         :                
TXDD[6]                      : E6        : output : LVTTL             :         : 2         : Y              
RXDD[5]                      : E7        : input  : LVTTL             :         : 2         : Y              
RXDD[4]                      : E8        : input  : LVTTL             :         : 2         : Y              
VCCIO2                       : E9        : power  :                   : 3.3V    : 2         :                
GND*                         : E10       :        :                   :         : 2         :                
GND*                         : E11       :        :                   :         : 2         :                
VCCIO2                       : E12       : power  :                   : 3.3V    : 2         :                
RXDC[4]                      : E13       : input  : LVTTL             :         : 2         : Y              
GND*                         : E14       :        :                   :         : 3         :                
GND*                         : E15       :        :                   :         : 3         :                
GND*                         : E16       :        :                   :         : 3         :                
GND*                         : E17       :        :                   :         : 3         :                
VCCIO3                       : E18       : power  :                   : 3.3V    : 3         :                
GND*                         : F1        :        :                   :         : 1         :                
SOE3                         : F2        : input  : LVTTL             :         : 1         : Y              
CE[3]                        : F3        : input  : LVTTL             :         : 1         : Y              
CE[2]                        : F4        : input  : LVTTL             :         : 1         : Y              
CE[1]                        : F5        : input  : LVTTL             :         : 1         : Y              
EA[0]                        : F6        : input  : LVTTL             :         : 1         : Y              
EA[1]                        : F7        : input  : LVTTL             :         : 1         : Y              
TXDD[2]                      : F8        : output : LVTTL             :         : 2         : Y              
GND*                         : F9        :        :                   :         : 2         :                
LFI[2]                       : F10       : input  : LVTTL             :         : 2         : Y              
RXDC[6]                      : F11       : input  : LVTTL             :         : 2         : Y              
GND*                         : F12       :        :                   :         : 3         :                
GND*                         : F13       :        :                   :         : 3         :                
GND*                         : F14       :        :                   :         : 3         :                
GND*                         : F15       :        :                   :         : 3         :                
GND*                         : F16       :        :                   :         : 3         :                
GND*                         : F17       :        :                   :         : 3         :                
GND*                         : F18       :        :                   :         : 3         :                
CE[0]                        : G1        : input  : LVTTL             :         : 1         : Y              
BE0                          : G2        : input  : LVTTL             :         : 1         : Y              
EA[2]                        : G3        : input  : LVTTL             :         : 1         : Y              
EA[3]                        : G4        : input  : LVTTL             :         : 1         : Y              
EA[4]                        : G5        : input  : LVTTL             :         : 1         : Y              
EA[5]                        : G6        : input  : LVTTL             :         : 1         : Y              
VCCIO1                       : G7        : power  :                   : 3.3V    : 1         :                
TXDD[1]                      : G8        : output : LVTTL             :         : 2         : Y              
GND*                         : G9        :        :                   :         : 2         :                
RXDC[7]                      : G10       : input  : LVTTL             :         : 2         : Y              
RXDC[5]                      : G11       : input  : LVTTL             :         : 2         : Y              
GND*                         : G12       :        :                   :         : 3         :                
GND*                         : G13       :        :                   :         : 3         :                
GND*                         : G14       :        :                   :         : 3         :                
GND*                         : G15       :        :                   :         : 3         :                
GND*                         : G16       :        :                   :         : 3         :                
GND*                         : G17       :        :                   :         : 3         :                
LPEN                         : G18       : output : LVTTL             :         : 3         : Y              
GND*                         : H1        :        :                   :         : 1         :                
EA[6]                        : H2        : input  : LVTTL             :         : 1         : Y              
EA[7]                        : H3        : input  : LVTTL             :         : 1         : Y              
EA[8]                        : H4        : input  : LVTTL             :         : 1         : Y              
EA[9]                        : H5        : input  : LVTTL             :         : 1         : Y              
GND*                         : H6        :        :                   :         : 1         :                
DATA0                        : H7        : input  :                   :         : 1         :                
GND                          : H8        : gnd    :                   :         : 1         :                
GND                          : H9        : gnd    :                   :         : 1         :                
VCCINT                       : H10       : power  :                   : 1.5V    :           :                
GND                          : H11       : gnd    :                   :         : 1         :                
VCCIO3                       : H12       : power  :                   : 3.3V    : 3         :                
GND*                         : H13       :        :                   :         : 3         :                
BOND_INH                     : H14       : output : LVTTL             :         : 3         : Y              
DECMODE                      : H15       : output : LVTTL             :         : 3         : Y              
SDASEL                       : H16       : output : LVTTL             :         : 3         : Y              
TXRST                        : H17       : output : LVTTL             :         : 3         : Y              
GND*                         : H18       :        :                   :         : 3         :                
~nCSO/nCSO~                  : J1        : output : LVTTL             :         : 1         : N              
nCONFIG                      : J2        :        :                   :         : 1         :                
GND+                         : J3        :        :                   :         : 1         :                
DSPCLK                       : J4        : input  : LVTTL             :         : 1         : Y              
VCCA_PLL1                    : J5        : power  :                   : 1.5V    : 1         :                
GNDG_PLL1                    : J6        : gnd    :                   :         : 1         :                
nCE                          : J7        :        :                   :         : 1         :                
GND                          : J8        : gnd    :                   :         : 1         :                
VCCINT                       : J9        : power  :                   : 1.5V    :           :                
GND                          : J10       : gnd    :                   :         : 1         :                
GND                          : J11       : gnd    :                   :         : 1         :                
VCCA_PLL2                    : J12       : power  :                   : 1.5V    : 1         :                
GND*                         : J13       :        :                   :         : 3         :                
GND*                         : J14       :        :                   :         : 3         :                
GND+                         : J15       :        :                   :         : 3         :                
ASICLK                       : J16       : input  : LVTTL             :         : 3         : Y              
TDI                          : J17       : input  :                   :         : 3         :                
GNDG_PLL2                    : J18       : gnd    :                   :         : 1         :                
GNDA_PLL1                    : K1        : gnd    :                   :         : 1         :                
nCEO                         : K2        :        :                   :         : 1         :                
MSEL0                        : K3        :        :                   :         : 1         :                
GND*                         : K4        :        :                   :         : 1         :                
GND*                         : K5        :        :                   :         : 1         :                
~ASDO/ASDO~                  : K6        : output : LVTTL             :         : 1         : N              
MSEL1                        : K7        :        :                   :         : 1         :                
GND                          : K8        : gnd    :                   :         : 1         :                
GND                          : K9        : gnd    :                   :         : 1         :                
VCCINT                       : K10       : power  :                   : 1.5V    :           :                
GND                          : K11       : gnd    :                   :         : 1         :                
GNDA_PLL2                    : K12       : gnd    :                   :         : 1         :                
TDO                          : K13       : output :                   :         : 3         :                
TMS                          : K14       : input  :                   :         : 3         :                
GND*                         : K15       :        :                   :         : 3         :                
GND*                         : K16       :        :                   :         : 3         :                
CONF_DONE                    : K17       :        :                   :         : 3         :                
TCK                          : K18       : input  :                   :         : 3         :                
DCLK                         : L1        : bidir  :                   :         : 1         :                
TRSTZ                        : L2        : output : LVTTL             :         : 1         : Y              
SYS_RST                      : L3        : input  : LVTTL             :         : 1         : Y              
GND*                         : L4        :        :                   :         : 1         :                
GND*                         : L5        :        :                   :         : 1         :                
GND*                         : L6        :        :                   :         : 1         :                
GND*                         : L7        :        :                   :         : 1         :                
GND                          : L8        : gnd    :                   :         : 1         :                
VCCINT                       : L9        : power  :                   : 1.5V    :           :                
GND                          : L10       : gnd    :                   :         : 1         :                
GND                          : L11       : gnd    :                   :         : 1         :                
nSTATUS                      : L12       :        :                   :         : 3         :                
OELE                         : L13       : output : LVTTL             :         : 3         : Y              
GND*                         : L14       :        :                   :         : 3         :                
BISTLE                       : L15       : output : LVTTL             :         : 3         : Y              
RXLE                         : L16       : output : LVTTL             :         : 3         : Y              
RXMODE0                      : L17       : output : LVTTL             :         : 3         : Y