bus_reg2.tdf

verilog编写实用多功能电子表

SUBDESIGN bus_reg2
(
	clk	: INPUT;
	oe		: INPUT;
	io		: BIDIR;
)
BEGIN
	io = TRI(DFF(io, clk, , ), oe);
END;