VHDL通用N倍奇数分频

相 关 资 源

• 标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (免费下载

  资源简介：标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

  标签： Verilog N_odd_divider module 分频器

  上传时间： 2014-01-12

  上传用户：nanxia

• VHDL N-0.5分频方法设计免费下载

  资源简介：VHDL N-0.5分频方法设计，可以输入任意数值N，即分得到N－0.5的频率。

  标签： VHDL 0.5 分频

  上传时间： 2014-06-23

  上传用户：一诺88

• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器免费下载

  资源简介：这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

  标签： VHDL 语言 编写 参数

  上传时间： 2015-08-23

  上传用户：xinyuzhiqiwuwu

• 任意N进制分频器的标准VHDL代码（原创）免费下载

  资源简介：任意N进制分频器的标准VHDL代码（原创）

  标签： VHDL N进制 分频器 代码

  上传时间： 2013-12-25

  上传用户：洛木卓

• 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-26

  上传用户：rishian

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• VHDL实现50％占空比。并且是奇数分频。免费下载

  资源简介：VHDL实现50％占空比。并且是奇数分频。

  标签： VHDL 分频

  上传时间： 2015-12-29

  上传用户：watch100

• 奇数分频和倍频免费下载

  资源简介：奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频

  标签： 分频 倍频

  上传时间： 2014-01-07

  上传用户：xc216

• 奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)免费下载

  资源简介：奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)

  标签： 分频 倍频 修改 参数

  上传时间： 2013-12-17

  上传用户：zhangyi99104144

• 奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.免费下载

  资源简介：奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.

  标签： 分频 2.2 扩展

  上传时间： 2017-02-17

  上传用户：hfmm633

• 任意奇数分频免费下载

  资源简介：任意奇数分频，只要修改N即可实现 可验证

  标签： 分频

  上传时间： 2014-01-20

  上传用户：sssl

• 利用VHDL语言描述的5分频器（改变程序中m1,m2值免费下载

  资源简介：利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）

  标签： VHDL 语言 分频器 改变

  上传时间： 2013-12-23

  上传用户：稀世之宝039

• 用于FPGA的N+0.5分频代码免费下载

  资源简介：用于FPGA的N+0.5分频代码，可以用来进行非整数分频！

  标签： FPGA 0.5 分频 代码

  上传时间： 2013-08-06

  上传用户：weixiao99

• VHDL语言的高频时钟分频模块免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2013-08-10

  上传用户：zxh122

• 工程中使用的一段资源管理VHDL程序,有简单的分频代码免费下载

  资源简介：工程中使用的一段资源管理VHDL程序,有简单的分频代码等，希望能给你帮助

  标签： VHDL 工程 分频 代码

  上传时间： 2013-08-10

  上传用户：sxdtlqqjl

• VHDL语言写的基数分频器免费下载

  资源简介：VHDL语言写的基数分频器，多平台，通过MODESIM仿真

  标签： VHDL 语言 分频器

  上传时间： 2015-07-20

  上传用户：541657925

• 基于VHDL语言描述的一个分频器免费下载

  资源简介：基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。

  标签： VHDL 语言 分频器

  上传时间： 2013-12-31

  上传用户：集美慧

• VHDL源代码实现任意个分频,值得推荐学习免费下载

  资源简介：VHDL源代码实现任意个分频,值得推荐学习

  标签： VHDL 源代码 分频

  上传时间： 2013-12-26

  上传用户：qq521

• 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证免费下载

  资源简介：由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证

  标签： QUARTUES VHDL 语言 数控

  上传时间： 2014-01-12

  上传用户：teddysha

• VHDL语言编写的2分频器代码免费下载

  资源简介：VHDL语言编写的2分频器代码，简单易懂

  标签： VHDL 语言 编写 分频器

  上传时间： 2014-01-08

  上传用户：lht618

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器免费下载

  资源简介：fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器

  标签： vhd fredivn frediv PULSE

  上传时间： 2016-11-21

  上传用户：zl5712176

• 如何用VHDL语言对时钟进行分频以达到计数目的免费下载

  资源简介：如何用VHDL语言对时钟进行分频以达到计数目的

  标签： VHDL 语言 时钟 分频

  上传时间： 2013-12-23

  上传用户：mpquest

• 工程中使用的一段资源管理VHDL程序,有简单的分频代码等免费下载

  资源简介：工程中使用的一段资源管理VHDL程序,有简单的分频代码等，希望能给你帮助

  标签： VHDL 工程 分频 代码

  上传时间： 2013-12-21

  上传用户：ztj182002

• N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频免费下载

  资源简介：N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。

  标签： N分频 计数器 分频器 减

  上传时间： 2017-05-04

  上传用户：royzhangsz

• verilog实现的奇数分频器 针对任何规模的奇数分频免费下载

  资源简介：verilog实现的奇数分频器 针对任何规模的奇数分频

  标签： verilog 分频器 分频 模

  上传时间： 2017-06-19

  上传用户：GavinNeko

• VHDL语言的高频时钟分频模块。一种新的分频器实现方法。免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2017-07-21

  上传用户：cylnpy

• 自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.免费下载

  资源简介：自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.

  标签： VHDL EDA 交通灯控制器 分频器

  上传时间： 2017-08-10

  上传用户：ghostparker

• 该程序是用VHDL语言实现的时钟分频程序免费下载

  资源简介：该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。

  标签： VHDL 程序 时钟分频 语言

  上传时间： 2017-08-19

  上传用户：wcl168881111111

• 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计免费下载

  资源简介：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可...

  标签： FPGA CPLD VHDL 分频器

  上传时间： 2013-12-15

  上传用户：从此走出阴霾