barrel shifter

相 关 资 源

• -- Title : barrel shifter (Pure combinational) -- This VHDL design file is an open design you can r免费下载

  资源简介：-- Title : barrel shifter (Pure combinational) -- This VHDL design file is an open design you can redistribute it and/or -- modify it and/or implement it after contacting the author -- You can check the draft license at

  标签： design combinational shifter barrel

  上传时间： 2014-12-21

  上传用户：784533221

• this module performs the task of a barrel-shifter 16 or 32 bits免费下载

  资源简介：this module performs the task of a barrel-shifter 16 or 32 bits

  标签： barrel-shifter performs module this

  上传时间： 2017-04-25

  上传用户：nanxia

• 筒形寄存器免费下载

  资源简介：barrel shifter 简单的筒形寄存器 并行处理 希望大家看了能理解shift的用法。

  标签： 寄存器

  上传时间： 2015-04-12

  上传用户：wyqhjj

• Top module name : shifter (File name : shifter.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH免费下载

  资源简介：Top module name : shifter (File name : shifter.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising...

  标签： shifter name module Input

  上传时间： 2013-12-13

  上传用户：himbly

• Top module name : shifter (File name : shifter.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH免费下载

  资源简介：Top module name : shifter (File name : shifter.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising...

  标签： shifter name module Input

  上传时间： 2014-01-20

  上传用户：三人用菜

• Log shifter Gate Level Design using Verilog(IC design Lab) and Lab Note免费下载

  资源简介：Log shifter Gate Level Design using Verilog(IC design Lab) and Lab Note

  标签： Lab shifter Verilog Design

  上传时间： 2016-12-01

  上传用户：cylnpy

• jhonson counter using shifter免费下载

  资源简介：jhonson counter using shifter

  标签： jhonson counter shifter using

  上传时间： 2014-09-02

  上传用户：努力努力再努力

• 移位运算器shifter 使用Verilog HDL 语言编写免费下载

  资源简介：移位运算器shifter 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，...

  标签： shifter Verilog HDL 移位

  上传时间： 2014-01-16

  上传用户：wys0120

• right shifter using vhdl,免费下载

  资源简介：right shifter using vhdl,

  标签： shifter right using vhdl

  上传时间： 2014-01-20

  上传用户：lijianyu172

• SPCE061A单片机硬件结构免费下载

  资源简介：SPCE061A单片机硬件结构 从第一章中SPCE061A的结构图可以看出SPCE061A的结构比较简单，在芯片内部集成了ICE仿真电路接口、FLASH程序存储器、SRAM数据存储器、通用IO端口、定时器计数器、中断控制、CPU时钟、模-数转换器AD、DAC输出、通用异步串行输入输出接口...

  标签： SPCE 061A 061 单片机

  上传时间： 2013-10-10

  上传用户：星仔

• The objective of this projectis to design, model and simulate an autocorrelation generator circuit免费下载

  资源简介：The objective of this projectis to design, model and simulate an autocorrelation generator circuit using 4-bit LFSR. the register and LFSR will used D flip-flop and some gates. By the autocorrelation concept, there should be 2 same length...

  标签： autocorrelation objective generator projectis

  上传时间： 2015-08-17

  上传用户：ikemada

• VHDL实现循环码编码免费下载

  资源简介：VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。

  标签： VHDL 循环码 编码

  上传时间： 2016-02-14

  上传用户：cainaifa

• VHDL循环码编码免费下载

  资源简介：VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。

  标签： VHDL 循环码 编码

  上传时间： 2015-11-25

  上传用户：sosho

• MCU+LAN9254 EtherCAT从站硬件设计免费下载

  资源简介：LAN9254 + SAME54 MCU 从站设计•1.支持2/3个port口的EtherCat Slave控制器，并内置有8个FMMU 和8个SyncManagers;       并有8KB的更大的DPRAM存储资源；•2. 8/16bit总线，支持和大多数8/16bit以及32bit的host MCU通讯； •3. 内部集成了支持HP Auto-M...

  标签： mcu lan9254 ethercat从站

  上传时间： 2021-11-09

  上传用户：

• ESP32 DHT11 MQTT 温湿度实例免费下载

  资源简介：1. Preface2. The concept2.2. Prescience 2.3. Reading guide 2.4. Abbreviations 2.5. Version management3. Hardware3.2. ESP32 3.3.2. Hardware schema 3.3.3. DHT22 and level shifter 3.3.4. Geekcreit® ESP32 Development Board4. Software4.2....

  标签： esp32 dht11 mqtt

  上传时间： 2022-04-05

  上传用户：kingwide