资源详细信息
数字脉压与恒虚警检测器的FPGA实现.rar - 资源详细说明
近年来，CPLD/FPGA技术迅速发展，己经成为实现数字信号处理的重要技术之一。本文讨论的就是应用FPGA实现两个数字信号处理模块，它们分别是数字脉冲压缩系统与选大恒虚警检测器。在第一部分中，首先说明了数字脉压技术是现代雷达中重要的信号处理技术之一，而FFT变换模块则是硬件实现脉压技术的核心部分；然后介绍了FFT的基本知识以及基于FPGA IP cole实现的数字脉压的详细设计方案，并给出了设计的仿真结果、仿真波形以及与软件仿真结果的对比，最后给出了设计的优化建议。第二部分，首先也是说明了CFAR(Constant FalseAlarm Rate)检测器是雷达信号检测领域的一个重要组成部分，并从理论上阐述了多种恒虚警检测器的实现方法，然后给出了一种利用FPGA来实现GO-CFAR检测器的方案，并介绍了CFAR检测器各个模块的设计和实现。
立即下载 数字脉压与恒虚警检测器的FPGA实现.rar
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →